数字逻辑maxplus上机实验
目前涵盖计数器、序列检测、时钟大作业等方面的代码详解
纸梯先生
顶着一个猫猫头
展开
-
数字逻辑maxplusVDL:实现0~27的计数器
实现0~27计数器自述本皮皮蕾今天更新太多了,乏了,你且先看着,有不懂的评论区问我。代码module jishuqi(clk,reset,minute,hour,sign1);input clk,reset;//0~10~20~27output [4:1]minute;//0~9output [3:1]hour;//0~2output sign1;reg [4:1]minute;...原创 2020-01-18 14:48:17 · 466 阅读 · 0 评论 -
数字逻辑maxplusIIVDL时钟设计报告含代码(时分秒、闹铃、星期)
时分秒电子钟设计报告设计目的(1)掌握时分秒电子钟的设计方法(2)明白时分秒电子钟的组成原理及工作原理(3)通过综合性实验项目的设计与实现,进一步加深理论教学与实验软硬件平台的实践训练,为设计性实验做好充分准备。设计目标(1)准确计时,以数字形式显示时、分、秒的时间。(2)小时的计时以“23翻0”的形式。(3)增添显示星期功能。(4)增添闹钟功能,闹钟时间由使用者自己设置。按照...原创 2020-01-18 14:44:05 · 1584 阅读 · 0 评论