- 博客(1)
- 收藏
- 关注
原创 2021-03-31
简易计数器verilog代码实现及仿真 简易计数器verilog代码实现及仿真 本文章讲解简易计数器的功能与代码实现。 主要功能 实现在设定值范围内的计数,并在计数结束时保持最大值。 1.timer.v module timer(clk,rst,time_min,time_sec,start,minute,second,time_up); input clk,rst; input [2:0]time_min; input [5:0]time_sec; input start; output reg [2:0
2021-03-31 11:46:51
105
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人