verilog
文章平均质量分 92
chargogo
这个作者很懒,什么都没留下…
展开
-
Verilog学习日志(二)
赋值语句和块语句 赋值方法: 1)非阻塞赋值方法(如 b<=a) 块结束后才完成赋值操作、b的值并不是立刻改变、这是一种常用的赋值方法 2)阻塞赋值方法(如 b=a) 赋值语句执行完后块才结束、b的值在赋值语句执行后立刻改变、可能产生意想不到的结果 块语句-----通常用来将两条或多条语句组合在一起使其在格式上更像一条语句 一、顺序块 1)块内的语句是按顺序执行的,上一条语句执行完才能执...原创 2020-01-17 22:21:26 · 1006 阅读 · 0 评论 -
verilog学习日志(一)
verilog的基本语法(一) 一个模块包括两部分:一个是接口,另一部分是描述逻辑单元(定义输入如何影响输出) 每个verilog程序包括4个部分:端口定义,I/O说明,内部信号声明,功能定义 端口定义:模块的端口声明了模块的输入输出口 格式 module 模块名(口1,口2,口3,口4, ………); 模块内容:包括I/O说明,内部信号说明,功能定义 I/O说明格式 输入口: ...原创 2020-01-15 21:06:30 · 522 阅读 · 0 评论