电子钟实验报告简陋版hhh

目 录

1. 课程设计要求
2. 数字钟的功能要求
3. 数字钟电路系统的组成方框图
4. 单元电路设计
5. 整体电路

第一章 绪论
1.1 对设计课题进行简要阐述
利用按键，数码管和蜂鸣器实现一个简单的数字闹钟。数码管正确显示时、分、
秒。可以设置当前时间。具有整点报时功能。

1.2 设计任务及其具体要求
精确计时，按键调时，整点报时，24时归零

第二章 总体方案设计
2.1 原理阐述
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。

2.2 总体设计方案方框图

第三章 电路仿真设计
3.1 主要的硬件电路设计
1：电子计时模块；
本套计时采用了74ls161的异步清零与同步置数的功能，将其秒个位设计成10清零，秒时位做成6清零，分部分同理，小时部分个位为10进制，十位为2进制，在满足24时整体清零。

2：按键调整模块采用在每个显示器的芯片clk与vcc加一个按键，按下按键时则给一个高电平加一。

1.整点报时电路

在时间到达59分时在51秒53秒55秒分别短暂的蜂鸣器响,然后57秒到59秒出现长鸣
具体原理如下:
二进制 十进制
0000 0
0001 1
0010 2
0011 3
0100 4
0101 5
0110 6
0111 7
1000 8
1001 9
出现整点报时,
在59分时,所以需要同时满足分的十位在101(二进制)5,个位1001(二进制)9时才行,通过两个与门分别接上个位和十位的二进制为1的端口.

在50秒后开始,二进制下最低位会不断出现01变化,直接接上就可以达到短暂的鸣笛声,长鸣需要在第四位为1时出现长鸣,需要将第一位或上第四位

3.2 元器件清单
1.7SEG-BCD
2.AND_3
3.AND_2
4.OR_2
5.AND_4
6.BUZZER
7.74161
8.SWITCH
9.BOTTON
3.3 硬件电路仿真设计

第四章 系统运行与调试
4.1 仿真步骤
仿真实现1Hz的CLK时钟信号输入:
当仿真开始时,由COUNTER TIMER显示出1即成功达到目的.
仿真实现60进制:
在秒,分时使用的是60进制,当个位为10时向十位进一,整体到60时实现清零.
仿真实现24进制:
在显示时时.一天为24小时,需要在24时清零.
仿真实现可调时,分,秒:
在按下仿真按键后,再分别测试时分秒的调节按键是否可以实现对时分秒的调节.
4.2 仿真结果

通过仿真步骤,以上的功能全能实现.

第五章 总结
5.1 遇到的问题
在分秒为60时清零,这需要在110(二进制)时清零,如果将二三位相与取非会出现竞争与冒险
即011到100时二位和第三位同时变化
开始是后面重新接线就不会出现问题了

蜂鸣器器最开始时不能用,因为默认蜂鸣器为12V的,但是整个电路为5V的,所以需要调节蜂鸣器的属性为5V.

   蜂鸣器的与门实现了高电平,却不能鸣响.

5.2解决办法
当出现竞争与冒险,即两输入的与非门出现两出入同时变化时,这是可以选择BCD编码,或者三输入的与非门再接上一位即可.
蜂鸣器的问题,认识到在proteus里的零件需要了解其真实的属性.
在Proteus里面换了一个与门就ok了.
5.3 存在的不足

1. 未对时钟设计可调闹钟功能,只能实现整点报时功能.
2. 在设计按键可调时分秒时,并未采取更好的方案,而是直接将Vcc接入到了CLK端,这样在实际的电路中可能出现烧芯片的可能.