U-boot15（armv8）启动流程（基于展锐平台）

十三年(2031)

已于 2023-06-27 14:29:18 修改

阅读量1k

点赞数

分类专栏： uboot 文章标签：人工智能物联网网络

于 2023-06-27 14:25:13 首次发布

本文链接：https://blog.csdn.net/qq_44520949/article/details/131415656

版权

uboot启动流程

一、uboot是什么

U-Boot，全称 Universal Boot Loader，属于bootloader的一种，是一个用来引导启动系统的程序。

二、uboot存在的必要性

我们首先需要知道一个背景：每颗芯片内部都有一个IROM一个IRAM，IROM中soc厂商会固化有一段ROM Code，作为芯片启动的最初代码，但由于IROM与IRAM价格非常昂贵，所以无法支持上百上千MB的程序下载或运行。为了让Soc能够运行成百上千MB的程序，需要在启动后将外部介质（eMMC/UFS/SD/USB）以及 DDR进行初始化，最后利用外部DDR运行更大的程序。Uboot便是为了解决这一问题设计的。

因为uboot编译后，一般都有700多k，但是IRAM只有几十k，所以uboot引导启动一般分为三个阶段。

第一阶段：

芯片上电后，ROM Code开始执行，Rom Code会根据芯片bootPin以及外部存储是是否包含启动程序进入相应的启动模式，这里便是第一启动，当判断是正常模式时，ROM Code便会从外部介质（eMMC,UFS,SDCard,Serial,USB）中加载Uboot（这部分uboot一般只有16k，称为SPL uboot）到IRAM中运行，因Soc芯片厂商ROM Code不同，所支持的介质也不同。

第二阶段：

为了解决IRAM不足以运行UBoot，我们可以将UBoot分为两部分，只复制一部分代码到 IRAM，这部分代码初始化DDR（SPL uboot只有16k），并将UBoot复制到外部DDR中去（这部分uboot有几百k甚至几M），然后切换到DDR运行

第三阶段：

运行DDR中的uboot去初始化各种外设，比如串口、i2c、gpio等，然后将kernel引导加载到DDR中运行

三、什么是SPL

SPL全称Secondary Program Loader，及第二阶段程序加载器，为什么时第二阶段，因为第一阶段是固化的Rom Code

对于UD710而言:

正常启动时：ROM Code从存储介质(eMMC/UFS)加载SPL到IRAM中的，SPL进一步加载UBoot到DDR中运行。

下载模式时：ROM Code进入下载等待模式，当检测到与电脑的通讯时，从USB加载FDL1到IRAM中去的，FDL1进一步从USB加载FDL2（及UBoot）到DDR并执行。不难看出这里的FDL1充当了SPL作为第二阶段程序加载器。

四、uboot启动流程图

大致流向图：

详细：

五、其他一些必要知识

（一）、异常向量表

顾名思义就是一张表，也就是一个指针数组，存储有cpu处理不同异常时处理函数的地址。当cpu发生对应的异常时就会跳转到对应的异常处理函数去处理异常。

大致结构：

异常类型：

1、reset：处理器在工作时, 突然按下重启键, 就会触发该异常

2、Undefined instructions : 处理器无法识别指令的异常, 处理器执行的指令是有规范的, 如果尝试执行不符合要求的指令, 就会进入到该异常指令对应的地址中;

3、Software interrupt (SWI) : 软中断, 软件中需要去打断处理器工作, 可以使用软中断来执行 ;

4、Prefetch Abort (instruction fetch memory abort) : 预取指令失败, ARM 在执行指令的过程中, 要先去预取指令准备执行, 如果预取指令失败, 就会产生该异常;

5、Data Abort (data access memory abort) : 读取数据失败;

6、IRQ (interrupt) : 普通中断;

7、FIQ (fast interrupt) : 快速中断, 快速中断要比普通中断响应速度要快一些;

（二）、 ARM core errata

ARM核心勘误表，类似于软件中的bug，CPU设计没有百分百无错的，可能执行上千万次指令会出现一个错误，勘误表便是为了防止这样的事情发生设计的。软件中由宏命令控制是否打开，项目初期可以打开，一般情况下不需要打开。

（三）cpu运行级别

在ArmV8中对应 EL: Exception Level(异常等级)

在ArmV7中对应 PL: Privilege Level(特权等级)

不同的运行级别具有不同的权限，例如ARMv8就存在四种运行级别，EL0-EL3，数字越大其权限也就越大。

（四）、FTD

FDT，flatted device tree，扁平设备树。这个设备树和内核里面的设备树一样的，是一个东西。uboot里面，在设备的deconfig里通过CONFIG_DEFAULT_DEVICE_TREE="xxxxx"来指定。

六、代码流程

t710的spl部分是在chipram中编译生成的

chipram\nand_spl\board\spreadtrum\roc1\spl.lds，这是一个链接脚本主要负责一些编译规则，以及指定程序入口为__start

-----------------------------------------------------------------------------------------------------------------------------------------------------------

chipram\nand_spl\board\spreadtrum\roc1\spl_start.S，这里uboot的spl代码，当soc上电后，rom就会执行这部分代码去初始化ddr，并将uboot拷贝到ddr中运行

//
#include <config.h>
#include <common.h>
#include <asm/macro.h>
#include <linux/linkage.h>
//


#define SVC_STACK_TEMP 0x3000 /*for roc1*/
#define SPL_STACK      0x808f0000
#define COUNTER_FREQUENCY             (0x1800000)     /* 24MHz */
.globl _start
_start:
        b   reset
        .align 3
#if 0
.lobl   _TEXT_BASE
_TEXT_BASE:
    .quad   CONFIG_SYS_TEXT_BASE
#endif

ENTRY(clear_bss)
    mov     x29, lr                 /* Save LR */
             ldr     x0, =__bss_start                /* this is auto-relocated! */
             ldr     x1, =__bss_end                  /* this is auto-relocated! */
             mov     x2, #0
clear_loop:  str     x2, [x0]
             add     x0, x0, #8
             cmp     x0, x1
             b.lo    clear_loop
            mov     lr, x29                 /* Restore LR */
             ret
ENDPROC(clear_bss)

/*
 * These are defined in the board-specific linker script.
 */
.globl _bss_start_ofs
_bss_start_ofs:
    .word __bss_start

.globl _bss_end_ofs
_bss_end_ofs:
    .word __bss_end

reset:
    /*
     * Could be EL3/EL2/EL1, Initial State:
     * Little Endian, MMU Disabled, i/dCache Disabled
     */


    switch_el x1, 3f, 2f, 1f     //判断cpu的运行等级

3:      msr     vbar_el3, x0
    msr cptr_el3, xzr           /* Enable FP/SIMD */
    ldr x0, =COUNTER_FREQUENCY   //设置cpu的频率
    msr cntfrq_el0, x0          /* Initialize CNTFRQ */
    b   0f
2:  msr vbar_el2, x0
    mov x0, #0x33ff
    msr cptr_el2, x0            /* Enable FP/SIMD */
    b   0f
1:  msr vbar_el1, x0
    mov x0, #3 << 20
    msr cpacr_el1, x0           /* Enable FP/SIMD */
0:
    /* Cache/BPB/TLB Invalidate */

    bl  __asm_flush_dcache_all      /* dCache clean&invalidate */
    bl  __asm_invalidate_icache_all /* iCache invalidate */
    bl  __asm_invalidate_tlb_all    /* invalidate TLBs */

        ldr x0,=SVC_STACK_TEMP //压栈
        mov sp,x0
        bl     clear_bss    //清空一下栈
    /* Processor specific initialization */
        bl      Chip_Init //芯片一些外设初始化，包括DDR
master_cpu:
            /*set STACK*/
             ldr x0, =SPL_STACK
             mov sp, x0   //初始化临时的栈
         b   nand_boot   /*_main*/ //引导uboot到DDR中


    .globl  relocate_code
relocate_code:

来看一下Chip_Init函数

chipram\arch\arm\cpu\armv8\roc1\mcu.c，他主要初始化了一些外设，主要是DDR

void Chip_Init (void) /*lint !e765 "Chip_Init" is used by init.s entry.s*/
{
    memory_repair_once();//修复了一下内存
    local_enable_scr_el3_ea();
    local_async_enable();
    timer_init(); //初始化时钟
#if !defined(CONFIG_FPGA)
#ifdef CONFIG_NAND_SPL
    reset_mm_subsystem();
#endif
    REG32(REG_AON_APB_APB_EB1) |= BIT_AON_APB_ANA_EB;
    rco100m_config();
    config_for_rco100m_solution();
    sci_adi_init();
    pll_sel_cfg(); //初始化锁相环（锁相环即倍频）
    pll_ref_sel();
    regulator_init(); //初始化了一些电
    soc_voltage_init();//设置电压
    mcu_init();
    sc27xx_adc_init(); //adc初始化
    enable_auto_gate_for_lp();
    sdram_init(); //重点初始化了DDR
    sprd_ptm_init();
    sprd_log();
    apcpu_pmu_clk_cfg_sel();
#endif
}

再看一下nand_boot函数

chipram\nand_spl\ufs_boot.c, 虽然有点复杂，但是主要实现的就是将uboot加载到DDR中，然后检查uboot

最低0.47元/天解锁文章

十三年(2031)

关注

0
点赞
踩
13

收藏

觉得还不错? 一键收藏
1
评论
U-boot15（armv8）启动流程（基于展锐平台）

SPL全称Secondary Program Loader，及第二阶段程序加载器，为什么时第二阶段，因为第一阶段是固化的Rom Code正常启动时：ROM Code从存储介质(eMMC/UFS)加载SPL到IRAM中的，SPL进一步加载UBoot到DDR中运行。下载模式时：ROM Code进入下载等待模式，当检测到与电脑的通讯时，从USB加载FDL1到IRAM中去的，FDL1进一步从USB加载FDL2（及UBoot）到DDR并执行。不难看出这里的FDL1充当了SPL作为第二阶段程序加载器。
复制链接

扫一扫