使用vivado软件基于verilog语言的FPGA应用1：流水灯

使用vivado软件基于verilog语言的FPGA应用1：流水灯

此FPGA的应用使用的是EGO1板子，相关硬件原理图可到相关网站查询。

源文件

module flowfight(
    input clk,
    input rst,
    output [15:0] led
    );
    reg[23:0] cnt_reg;//计数
    reg[15:0] light_reg;//中间信号给输出端口led
    
    always@(posedge clk)
        begin
            if(!rst) cnt_reg<=0;//阻塞赋值
            else cnt_reg<=cnt_reg+1;
        end
        
    always@(posedge clk)
        begin
            if(