基于quartus ii的TCD1305P驱动(TCD1304同理)

基于quartus ii的TCD1305P驱动(TCD1304同理)必须A➕

一、设计过程

1、利用quartus进行软件设计

由芯片手册可知:TCD1305P的总像敏元个数为3694个。为了确保TCD1305P传感器正常工作,需要驱动电路提供3路驱动信号,分别是:时钟脉冲ΦM,转移脉冲SH,复位脉冲ICG。TCD1305P能够工作在2种模式下:普通工作模式和电子快门模式。2种模式的区别在于光积分脉冲SH是否可调整。工作在普通模式下,线阵CCD采集一帧视频图像的时间也就是转移脉冲门SH的周期。TCD1305P芯片的电压要求基本都为5V。主时钟频率为2MHZ,数据输出频率为0.5MHZ。
TCD1305P的基本参数
图 1 基本参数
在这里插入图片描述
图 2 TCD1305P驱动时序图

在这里插入图片描述
图 3 电子快门驱动时序图
在这里插入图片描述
图 4 时序要求
通过观察芯片的驱动时序图和时序要求我们可以发现:φM的频率要求为2MHZ,SH的脉冲宽度要求在1000ns以上,ICG信号的下降沿要求比SH的上升沿提前100~500ns,ICG信号的上升沿要求比SH的下降沿滞后1000ns以上。
(1)生成信号ΦM
主时钟信号ΦM频率为2MHZ。但是开发板上的时钟频率为50MHZ,所以我们需要对它进行25分频。我们采用的方法是将两个五分频电路串联,这样就构成了一个25分频电路,50MHZ的脉冲信号经过它后就变成了2MHZ。五分频电路如下图所示:在这里插入图片描述
图 5 五分频电路
在这里插入图片描述
图 6 φM生成电路
在这里插入图片描述
图 7 φM的波形
(2)生成SH信号
将2MHZ的脉冲产生电路后串联二分频电路,这样我们就可以分别得到1MHZ、0.5MHZ、0.25MHZ以及0.125MHZ的脉冲信号分别完成进行不同的驱动和脉冲功能,其中0.5MHZ的电脉冲。该脉冲将作为下面16位加法计数器、4位减法计数器以及D触发器的时钟信号来生成转移栅信号SH和ICG信号。
在这里插入图片描述
图 8 分频电路部分

已知SH变低电平后存储电容列阵进入光积分状态,同时模拟移位寄存器将获得的信号电荷逐位移出,所以我们要设置光积分时间段来保证3694象元信号全部移出,而根据说明书可知:TCD1305P的数据输出频率为0.5MHZ,所以ΦSH的最小时钟周期TSH>3694T1(T1=2us),所以TSH >7388us。
我们将16位加法计数器的计数值设置为3696(二进制数为1110 0111 0000),这样,当在0.5MHZ的时钟信号下计数到第3696个脉冲时,后面的与门会输出高电平, 4位减法计数器就会被启动。
在这里插入图片描述
图 9 16位加法计数器电路
4位减法计数器由1111向下计数,我们将它的输出端设置为1011,这样,当4位减法计数器技术到1011时,即计数4个周期(8us)后,后面的与非门输出低电平。
在这里插入图片描述
图 10 4位减法计数器电路
与非门的低电平输出信号传递到RS触发器,这样RS触发器的Q端就会输出低电平将两个计数器的值清零,重新开始下一轮的计数。
SH要比ICG的上升沿滞后、比ICG的下降沿提前。我们的想法是利用这个8us的高电平信号,分别给他一个短延时和一个长延时,将短延时后的信号和原信号相与为SH、将长延时后的信号与原信号相或为ICG,之后就可以满足SH比ICG的上升沿滞后、比ICG的下降沿提前。
我们将四位减法计数器的最高位引出,这样我们就得到了一个长度为8us的高电平信号X,然后我们将这个高电平送入D触发器,考虑到SH的上升沿要求比ICG的下降沿延时要在100ns和1000ns之间。再结合器件可能有的时间误差。我们决定将频率为0.5MHZ的脉冲信号作为D触发器的时钟信号。高电平被D触发器延时1us得到高电平信号Y。将X和Y相与得到信号SH。
(3)生成信号ICG
同理,考虑到ICG的上升沿要比SH的下降沿滞后5000ns左右。所以我们将X送入D触发器后将D触发器的时钟频率设为0.125MHZ。这样X就会被延时4us得到信号Z,将X与Z相或后再经过非门,就得到了信号ICG。
在这里插入图片描述
图 11 X、Y、Z以及SH、ICG的波形示意
在这里插入图片描述
图 12 第一部分整体电路

2、引脚分配及硬件下载

(1)开发板引脚分配( EPM240T100C5N芯片)
完成软件设计与波形仿真之后需要进行引脚分配,只有将软件中的端口和开发板上的引脚实际对应起来才可以。由于TCD1305P需要用5V的电压驱动,所以我们选择了与74HC244D芯片相连接的68-75号引脚进行驱动信号的输出。选择带有50MHZ时钟信号的62号引脚作为clk输入。
在这里插入图片描述
图 21 EPM240T100C5N芯片引脚图

在这里插入图片描述
图 22 引脚分配

(2)硬件驱动电路实际搭建
根据TCD1305P的数据手册我们可以看到它的典型驱动电路如下图所示:
在这里插入图片描述
图 23 TCD1305P的典型驱动电路

根据典型电路示意图搭建出的实际电路如下图所示:
在这里插入图片描述
图 24 实际电路
(3)普通模式下示波器显示的输入信号如图所示:
在这里插入图片描述
图 33 普通模式下的驱动信号波形(概览)
在这里插入图片描述
图 34 普通模式下的驱动信号波形(详细)
图中黄色波形为SH,绿色波形为ICG,粉色波形为φM。观察波形我们可知:SH和ICG的周期约为7.4ms,φM的周期约为2us,SH的上升沿比ICG的下降沿滞后约500ns,SH的下降沿比ICG的上升沿超前约6us.完全满足TCD1305P对驱动信号的要求。
普通模式下示波器显示的输出信号波形如图所示:
在这里插入图片描述
图 35 无光照时CCD的输出信号
在这里插入图片描述
图 36 右侧光照时CCD的输出信号
在这里插入图片描述
图 37 部分光照下 输出信号与SH信号对比
观察波形可知,在不同的光照下CCD的输出信号会有不同的波形显示,有光照的像素输出转换出的电压会比无光照的要低。且输出波形与SH基本保持同步。
具体quartus文件可到主页下载

  • 4
    点赞
  • 24
    收藏
    觉得还不错? 一键收藏
  • 7
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 7
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值