PCIE
文章平均质量分 88
yasin墨染锦年
嵌入式软件工程师,欢迎骚扰
展开
-
PCIE总线协议
在PCIe总线中,存储器写TLP使用Posted总线传送方式,实现DMA写操作只需要使用存储器写TLP。存储器读操作使用Split总线传送方式,一个DMA读过程由EP向RC发送“存储器读请求TLP”,之后再由RC使用“存储器读完成TLP”将数据传递给EP。每个TLP都有一个Header 内容包括发送者的相关信息、目标地址(该TLP要发给谁)、TLP类型(前面提到的诸如Memory read,Memory Write之类的)、数据长度(如果有的话)可以设置不加CRC。,储存在发送缓冲器里,等待推向下层。原创 2023-07-24 15:10:30 · 512 阅读 · 0 评论 -
[PCIE体系结构导读]PCIE总结(二)
和PMCR寄存器由16位组成,其中所有位和字段都是只读的。该寄存器的主要木得是记录当前PCIe设备的物理属性,系统软件需要从PCR寄存器中获得当前PCIe设备的信息后,才能对PMCSR寄存器进行修改。DWRR(Deficit Weighted Round Robin)和WRR(Weighted RoundRobin)是两种常见的调度算法,用于在网络交换机或路由器中进行流量调度和公平分享带宽。WRR算法:是一种基于权重的轮询调度算法。原创 2023-07-18 17:29:41 · 1229 阅读 · 1 评论 -
[PCIE体系结构导读]PCIE总结(一)
快速外部组件互联 高速串行计算机扩展总线标准处理器系统的局部总线 连接外部设备附一个博主写的总结文章,非常好在Intel的x86处理器系统中,所有的外部设备都使用PCI总线管理。Device ID:厂商所生产的具体设备 Vendor ID代表PCI设备的生产厂商寄存器记载PCI设备的版本号 Class Code寄存器记载PCI设备的分类寄存器 PCIe设备在进行数据传送时,在其报文中含有一次数据传送的大小,PCIe总线控制器可以使用这个大小,判断数据区域与Cache行的对应关系。使用。原创 2023-07-18 17:17:28 · 855 阅读 · 0 评论 -
[PCIE体系结构导读]PCI和PCI中断
PCI总桥由HOST主桥和PCI桥推出,HOST主桥与主存储器控制器在同一级总线上,因此PCI设备可以方便地通过HOST主桥访问主存储器,即进行DMA操作。PCI设备的DMA操作需要与处理器系统的Cache进行一致性操作,当PCI设备通过HOST主桥访问主存储器时,Cache一致性模块将进行地址监听,并根据监听的结果改变Cache的状态。因此,设计HOST主桥时需要重点考虑Cache一致性操作。每一个HOST主桥都管理了一棵PCI总线树,在同一棵PCI总线树上的所有PCI设备属于同一个PCI总线域。原创 2023-07-18 14:11:36 · 478 阅读 · 0 评论