南山无海-CSDN博客

原创 sv--控制流之循环

循环------让某段代码反复执行多次。

2023-10-23 15:13:27 147

原创 sv--队列

system verilog 中队列是一种先进先出的存储结构，它的存储大小可变。类似于自动增长与收缩一维非压缩数组。

2023-10-17 12:13:19 730

原创 sv--关联数组

当集合大小未知或数据空间稀疏时，关联数组是更好的选择。关联数组在使用之前不会分配任何存储，并且索引表达式不限于整型表达式，但可以是任何类型的。

2023-10-16 16:06:12 951 1

原创 sv--动态数组

动态数组在new[ ]中设置动态数组大小时，并不完全需要匹配所赋数组的大小。当初始化动态数组的大小较大时，赋值的常量数组会被截断以匹配;当它较小时，初始化的数组将使用默认值填充以获得指定的大小。动态数组可以认为是一个非合并数组，动态数组在声明时没有指定。）需要指定数组的大小，从而分配内存空间。，在对数组初始化时（

2023-10-16 11:18:35 1145 1

原创 sv--struct

1.struct的定义语法类似C语言,将不同的数据类型放在一起,进行整体引用或者单独引用。2.默认struct为非合并类型(untagged),需要通过变量名访问成员。合并类型需要加packed关键字。3.packed struct大小为成员宽度之和,打印时注意宽度匹配。4.可以用typedef定义struct类型,然后声明多个变量。

2023-10-12 14:33:50 154

原创 UART verilog 实现

【代码】UART verilog 实现。

2023-10-10 19:56:43 407 1

原创 verilog 实现曼彻斯特编码

第一种规则是：0-----10，1----01；第二种规则是：0-----01，1----10；

2023-10-10 19:46:09 1152 2

原创 sv--枚举

枚举(enum)在SystemVerilog中的定义是一种用户自定义的类型,它允许设计人员定义一组命名的整型常量,这组常量称为枚举元素。

2023-10-09 17:16:18 952 1

ystemVerilog中的字符串(string)是一种文本类型的数据,用于表示字符序列,可以用双引号来定义。字符串支持各种文本处理操作,包括连接字符串,通过双引号可以进行拼接;访问单个字符使用中括号加索引,索引从0开始;比较字符串支持等于、不等于等比较运算符;遍历字符串可以使用foreach自动迭代每个字符。字符串还提供了许多内置方法,例如find可以查找子串,substr取子串等。但是需要注意字符串访问时索引不能越界。2. 获取字符串的长度。4.字符串的运算方法。

2023-10-08 15:40:01 421

原创 sv--数据类型小结

数组(Array)是一组数据元素的集合,这些数据元素通常是同一类型,可以通过索引来访问它们。每个元素都可以通过数组名和索引的组合来唯一确定。合并数组：在内存中连续存放的数组。例如：bit [3:0] [7：0] arr；非合并数组：在内存中独立存放的数组。

2023-09-16 22:03:21 555

原创 SV--logic 与 bit 的区别

logic 与 bit的使用注意事项

2023-09-16 12:30:08 328 1

原创 MCDF-lab1练习

学习ic验证时的记录

2023-03-03 19:16:59 132

qq_44766339的博客