SV--logic 与 bit 的区别

logic 与 bit 

/*
bit  默认初值为0，当bit赋值为x或者z时，输出为0；
logic 默认初值为x，当logic赋值为x或者z时，输出为x，或者z；
若bit，logic赋值超过位宽后，它将从lsb位开始截取数据来匹配自己的位宽。
*/
module tb;
  bit a;
  bit [2:0] b;
  logic [3:0] c;
  
  initial begin
    $display("initial value a = %d, b = %d ,c = %d",a,b,c);
    a = 1;
    b = 3'hf;
    c = 4'he;
    $display("new value a = %d, b = %b,c = %h",a,b,c);
    #1;
    b = 3'habcz;
    c = 4'habcz;
    $display("truncate value  b = %h ,c = %d",b,c);
  end
  
endmodule

补充说明：当四值逻辑logic 转换为为二值逻辑bit 时，任何x与z都变为0.