单片机之FPGA VHDL和Verilog

最新推荐文章于 2023-06-15 22:17:50 发布

我要糖

最新推荐文章于 2023-06-15 22:17:50 发布

阅读量787

点赞数

分类专栏：单片机文章标签：单片机 fpga verilog

本文链接：https://blog.csdn.net/qq_44790423/article/details/100085522

版权

21 篇文章 14 订阅

订阅专栏

我们在学数字逻辑的时候编写过部分的VHDL代码，知道它的一些基本结构及语法，但是Verilog没有深入了解过（因为菜菜觉得会一种就好啦，但是事实似乎证明Verilog似乎更好学也更简洁）

那我们就先学一下它们特点的不同之处

VHDL	Verilog
ADA-LIKE, 语法冗长	C-Like, 语法简洁
可扩展的数据类型和仿真引擎	内建的数据类型
设计由多个entity构成，每个entity可以对应多个实现	设计由modules组成，每个module只有一个实现
可以进行门级，数据流级和行为级建模	可以进行门级，数据流级和行为级建模
可综合的语言子集	可综合的语言子集
难于学习	易于学习

VHDL

实体

Entity 实体名 is
	[类属参数说明]
	[端口说明]
end Entity;

构造体

Arcthitecture 构造体名 of 实体名 is
	[定义语句] 内部信号，常数，元件，
			  数据类型，函数等定义
begin 
	[并行处理语句和block, process]

end 构造体名；

Verilog

Module 模块名称（端口列表）;
	端口定义
	信号类型定义；

	结构描述(assign, always)

end module

关注