qq_44804834的博客

原创 联发科技IC笔试

2.用2选1mux和一个inx实现异或（verilog代码），画出电路图。3.manufacturing test 和 test pattern。1.画出mealy状态机实现检测001或者100状态转移图。4.verilog实现类的题。

原创 CVTE硬件笔试

cvte硬件笔试

原创 三种低速接口总结：UART、IIC、SPI

原创 IIC通信verilog实现

通过唯一的设备地址识别从机设备SCL-控制数据收发时序的时钟线SDA-传输数据的线。

原创 SPI通信verilog实现

教程来源于b站博主“新新新lcer”视频网站：https://www.bilibili.com/video/BV1jg411q7jL/?spm_id_from=333.788&vd_source=328251d5d01c23910b84996af150c5bd主从通讯模式1.一主一从2.一主多从其中：SCK(Serial Clock)：时钟信号线，由主机产生，决定通信速率MOSI (Master Output Slave Input)：主机发送数据 or从机接收数据的线MISO (Mas

原创 UART串口通信verilog实现

UART协议规定，当总线处于空闲状态时信号线的状态为“1’即高电平，表示当前线路上没有数据传输.