SPI通信verilog实现

最新推荐文章于 2024-08-19 10:01:23 发布
最新推荐文章于 2024-08-19 10:01:23 发布
阅读量973 收藏 20
点赞数 9
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44804834/article/details/140328891
版权

SPI通信verilog实现

教程来源于b站博主“新新新lcer”
视频网站：
https://www.bilibili.com/video/BV1jg411q7jL/?spm_id_from=333.788&vd_source=328251d5d01c23910b84996af150c5bd

原理

通讯模式

主从通讯模式
1.一主一从
在这里插入图片描述
2.一主多从
在这里插入图片描述
其中：
SCK(Serial Clock)：时钟信号线，由主机产生，决定通信速率
MOSI (Master Output Slave Input)：主机发送数据 or从机接收数据的线
MISO (Master Input Slave Output)：主机接收数据 or从机发送数据的线
CS (Chip Select)：片选信号，低电平表示选中，

工作模式

根据时钟极性和时钟相位，决定了存在四种工作模式
在这里插入图片描述
常用工作模式为：CPOL=1，CPHA=1
在这里插入图片描述

verilog实现

实现FPGA和ADC128S022数据互通
FPGA:发送采样通道地址给ADC128S022
ADC128S022:把相应通道的数据发送回来给FPGA
1.ADC128S022介绍

引脚图：
在这里插入图片描述
其中：
CS：片选信号，低电平有效
SCLK：时钟信号，允许频率范围:0.8MHz~3.2MHz
DIN：控制寄存器 (8bit)，第5.4.3bit为输入通道选择bit
DOUT：输出端口

DIN数据结构图：
在这里插入图片描述

时序图：
在这里插入图片描述
2.模块设计
在这里插入图片描述

verilog代码

仿真模块
`timescale 1ns / 1ps

module SPI_tb(

    );

parameter T                     = 20;             
parameter DATA_TRANSMIT_WIDTH   = 5'd8;             
parameter DATA_RECEIVE_WIDTH    = 5'd12;             
parameter SYS_FRE               = 50_000_000;       
parameter SPI_FRE               = 1_000_000;       
parameter DIV_FRE_FACTOR        = SYS_FRE/SPI_FRE/2; 

reg                             sys_clk;
reg                             sys_rst_n;
reg                             spi_start; 
reg                             spi_miso;    
reg  [2:0]                      addr;

wire  [DATA_RECEIVE_WIDTH-1:0]  data_receive;
wire                            spi_cs;
wire                            spi_sck;
wire                            spi_mosi;

initial begin
    sys_clk   = 1'b0;
    sys_rst_n = 1'b1;
    #(T*3)
    sys_rst_n = 1'b0;
    #(T*3)
    sys_rst_n = 1'b1;
end

always #10 sys_clk = ~sys_clk;

initial begin
    spi_start = 1'b0; 
    #(6*T)
    #(2*T*DIV_FRE_FACTOR)
    spi_start = 1'b1;                   
    #(300*T*DIV_FRE_FACTOR)   
    spi_start = 1'b0; 
end

initial begin
    addr <= 3'b100;
    #(50*T*DIV_FRE_FACTOR)
    addr <= 3'b100;
    #(50*T*DIV_FRE_FACTOR)
    addr <= 3'b101;
    #(50*T*DIV_FRE_FACTOR)
    addr <= 3'b110;
    #(50*T*DIV_FRE_FACTOR)
    addr <= 3'b111;    
end

reg  [DATA_RECEIVE_WIDTH-1:0]   spi_miso_data;

initial begin
        spi_miso = 1'b0; 
        spi_miso_data <= 12'b1000_0000_1111;
        #(20.25*T*DIV_FRE_FACTOR)           spi_miso = spi_miso_data[11]; // 11bit
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[10]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[9]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[8]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[7]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[6]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[5]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[4]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[3]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[2]; // 2 bit  
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[1]; // 1 bit
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[0]; // 0 bit
        #(4*T*DIV_FRE_FACTOR)               spi_miso = 1'b0; 

        spi_miso_data <= 12'b1000_0000_1111;
        #(16*T*DIV_FRE_FACTOR)              spi_miso = spi_miso_data[11];
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[10]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[9]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[8]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[7]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[6]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[5]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[4]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[3]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[2]; // 2 bit  
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[1]; // 1 bit 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[0]; // 0 bit
        #(4*T*DIV_FRE_FACTOR)               spi_miso = 1'b0; 

        spi_miso_data <= 12'b1000_0011_1111;
        #(16*T*DIV_FRE_FACTOR)              spi_miso = spi_miso_data[11];
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[10]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[9]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[8]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[7]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[6]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[5]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[4]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[3]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[2]; // 2 bit  
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[1]; // 1 bit 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[0]; // 0 bit
        #(4*T*DIV_FRE_FACTOR)               spi_miso = 1'b0; 

        spi_miso_data <= 12'b1000_1111_1111;
        #(16*T*DIV_FRE_FACTOR)              spi_miso = spi_miso_data[11];
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[10]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[9]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[8]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[7]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[6]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[5]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[4]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[3]; 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[2]; // 2 bit  
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[1]; // 1 bit 
        #(4*T*DIV_FRE_FACTOR)               spi_miso = spi_miso_data[0]; // 0 bit
        #(4*T*DIV_FRE_FACTOR)               spi_miso = 1'b0; 
end

SPI #(
        .data_transmit_width    (DATA_TRANSMIT_WIDTH),
        .data_receie_width      (DATA_RECEIVE_WIDTH),
        .sys_fre                (SYS_FRE),
        .spi_fre                (SPI_FRE)
    ) u_SPI (
        .clk                (sys_clk),
        .rst              (sys_rst_n),
        .spi_start              (spi_start),
        .spi_miso               (spi_miso),
        .addr                   (addr),

        .data_receive           (data_receive),
        .spi_cs                 (spi_cs),
        .spi_clk                (spi_sck),
        .spi_mosi               (spi_mosi)
    );

endmodule
SPI模块
`timescale 1ns / 1ps

module SPI #(
    parameter data_transmit_width = 5'd8,
    parameter data_receie_width = 5'd12,
    parameter sys_fre = 50000000,
    parameter spi_fre = 1000000
    ) 
    (
    input clk,
    input rst,
    input spi_start,
    input [2:0] addr,
    input spi_miso,
    
    output reg spi_clk,
    output reg spi_mosi,
    output spi_cs,
    output wire [data_receie_width-1:0] data_receive
    );

parameter div_fre_factor = sys_fre/spi_fre-1;

reg [9:0] div_cnt;

always @(posedge clk or negedge rst) begin 
    if(!rst)
        div_cnt <= 10'd0; 
    else if(spi_start) begin
        if(div_cnt == div_fre_factor)
            div_cnt <= 10'd0;
        else 
            div_cnt <= div_cnt + 10'd1;
    end
    else 
        div_cnt <= 10'd0;
end

assign spi_cs = ~spi_start;

always @(posedge clk or negedge rst) begin
    if(!rst)
        spi_clk <= 1'b1; 
    else if(!spi_cs) begin
        if(div_cnt == div_fre_factor)
            spi_clk <= ~spi_clk;
        else 
            spi_clk <= spi_clk;
    end
    else 
        spi_clk <= 1'b1; 
end

reg [9:0] spi_clk_edge_cnt;

always @(posedge spi_clk or negedge spi_clk or negedge rst) begin
    if(!rst) 
            spi_clk_edge_cnt <= 10'd0;
    else if(!spi_cs) 
        if(spi_clk_edge_cnt ==  10'd31)
            spi_clk_edge_cnt <= 10'd0;
        else
            spi_clk_edge_cnt <= spi_clk_edge_cnt + 10'd1;
    else 
        spi_clk_edge_cnt <= 10'd0; 
end 

reg [data_receie_width-1:0] data_receive_temp;    
wire [data_transmit_width-1:0] data_transmit_temp;  

assign data_transmit_temp = (spi_clk_edge_cnt=='d0) ? {2'b11,addr,3'b111} : data_transmit_temp; 

always @(negedge spi_clk or negedge rst) begin
    if(!rst) 
        spi_mosi <= 1'b0;
    else if(!spi_cs && (spi_clk_edge_cnt<=2*(data_transmit_width-1)))  
        spi_mosi <= data_transmit_temp[data_transmit_width-1-(spi_clk_edge_cnt/2)];
    else
        spi_mosi <= 1'b0;          
end

always @(posedge spi_clk or negedge rst) begin
    if(!rst) begin
        data_receive_temp   <= 'b0;
    end
    else if(!spi_cs && (spi_clk_edge_cnt>='d9) && (spi_clk_edge_cnt<='d32) )
        data_receive_temp[data_receie_width-1-(spi_clk_edge_cnt-10'd9)/2] <= spi_miso; 
    else
        data_receive_temp <= data_receive_temp;
end

assign data_receive = (spi_clk_edge_cnt=='d0) ? data_receive_temp : data_receive;

endmodule
仿真结果

在这里插入图片描述

啥名字都看着不舒服
关注
SPI的verilog实现
11-19
SPI的verilog实现 有详细的注释 全面且容易理解 好东西 分享一下
SPI接口的verilog实现
07-05
用verilog实现SPI的传输，包括RTL级源码和仿真文件等
SPI Master FPGA 开源项目指南
最新发布
gitblog_00115的博客
08-19 823
SPI Master FPGA 开源项目指南 spi-masterSPI Master for FPGA - VHDL and Verilog项目地址:https://gitcode.com/gh_mirrors/sp/spi-master 本指南旨在帮助您了解并高效使用 nandland/spi-master 这一GitHub上的开源项目。该项目提供了用于FPGA的SPI主设备实现，支持VHD...
【Verilog实例】第一篇--SPI串行总线
jietang___的博客
03-22 881
SPI(Serial Parallel Bus)总线是Motorola公司提出的一个同步串行外设接口，允许CPU 与各种外围接口器件(包括模/数转换器、数/模转换器、液晶显示驱动器）以串行方式进行通信、交换信息。他使用4条线：串行时钟线(SCK)、主机输入/从机输出线(MISO)、主机输出/从机输入线(MOSI)、低电平有效的使能信号线(CS)。这样，仅需3～4根数据线和控制线即可扩展具有SPI接口的各种I/O器件，其典型结构如图所示：
verilog实现SPI从机
长河柱天的博客
05-13 1万+
大概描述一下，下面的代码包括三个部分， spi_slave：完全可综合的SPI从机，地址0处的寄存器最低位为1时进入读模式，该位为0时是正常的写模式，仿真时定义了10个寄存器； cmd_final：测试代码，用于构建task并发出读写命令，一个SPI伪主机； spi_slave_tb：testbench，将伪主机和从机连接起来。 module spi_slave(cs,sdi,sdo,s...
SPI接口的Verilog HDL实现
热门推荐
HERO--To Be a Linuxer
08-29 1万+
串口外设接口SPI（Serial Peripheral Interface）是一种由Motorola公司推出的一种同步串行接口，得到了广泛应用。 SPI通信协议 SPI，顾名思义就是串行外围通信接口，只需四条线jiu'ke'yi完成主、从与各种外围器件全双工同步通信。4根接口线分别是：串行时钟线（SCK）、主机输入/从机输出数据线（MISO）、主机输出/从机输入（MOSI），低电平有效从机选择
SPI总线传输的模式
huangbinvip的专栏
01-21 4148
SPI总线传输一共有4中模式，这4种模式分别由时钟极性(CPOL，Clock Polarity)和时钟相位(CPHA，Clock Phase)来定义，其中CPOL参数规定了SCK时钟信号空闲状态的电平，CPHA规定了数据是在SCK时钟的上升沿被采样还是下降沿被采样。这四种模式的时序图如下图所示： 模式0：CPOL= 0，CPHA=0。SCK串行时钟线空闲是为低电平，数据在SCK时钟的上升沿被采样，数据在SCK时钟的下降沿切换 模式1：CPOL= 0，CPHA=1。SCK串行时钟线空闲是为低电平，数据在SC
[FPGA入门笔记]（十三）：SPI同步串行总线协议及控制器设计
贾小瑞的博客
12-02 3427
简介 今天购买了AXLINX AX7020的开发板，从今天开始每一个例程都要做文档记录，为自己加油。 本实验，基于ALINX AX7020开发板，芯片为xc7z020clg400-2。开发板输入时钟为50MHz。 一、SPI协议介绍 **SPI(serialperipheralinterface）**是一种同步串行通信协议，由一个主设备和一个或多个从设备组成，主设备启动与从设备的同步通信，从而完成数据的交换。SPI是Motorola公司提出的一种同步串行数据传输标准，是一种高速的，全双工，同步的通信总线，在
verilog spi
12-02
利用verilog开发的spi程序，仅供参考，如有问题，可以与我联系讨论
spi verilog
03-20
基于verilog的SPI通信接口的代码
spi Verilog
10-29
SPI 总线 代码 Verilog 读写 SPI接口的verilog实现 项目中使用的许多器件需要SPI接口进行配置，比如PLL：ADF4350，AD：AD9627，VGA：AD8372等，根据SPI协议，站长编写了一个简单的SPI读写程序，可以进行32为数据的读写（读者可以修改程序中数字使其变成16位或8位读写，也可以将读写位数参数化），可以设置SPI SCLK相对于主时钟的分频比。
SPI_Verilog
01-02
SPI_Verilog,SPI的Verilog实现(非常的全面和详细，还带有SPI算法的注解)
verilog实现的SPI总线
10-23
用verilog实现的SPI总线，这是我工作用的SPI总线，主体代码都在，还有testbench，是基于Xilinx平台使用的，和大家分享一下，用于学习交流～
SPI verilog
06-01
verilog语言实现SPI的通信
spi从模式的verilog代码
11-24
spi从模式的verilog代码，介绍了什么是spi总线及总线工作在从模式时的verilog代码，希望可以帮到大家
SPI.rar_FPGA实现SPI通信_fpga spi _spi fpga verilog_spi verilog
09-14
本教程将详细讲解如何使用Verilog语言在FPGA（Field-Programmable Gate Array）上实现SPI通信，以实现FPGA与单片机之间的数据交互。 首先，理解SPI协议的基本原理是至关重要的。SPI是一种全双工、同步、串行通信...
SPI接口的verilog实现.rar_Master/Slave_SPI接口的verilog实现_onlyvgy_verilog
07-14
在这个项目中，我们将探讨如何使用Verilog语言来实现SPI接口，包括Master和Slave模式。 SPI接口主要由四个信号线组成： 1. SCLK（Serial Clock）：主设备产生的时钟信号，从设备据此进行数据传输。 2. MOSI（Master...
用C语言实现SPI通信协议
05-04
在C语言环境中，实现SPI通信涉及到对硬件寄存器的操作、时序控制以及数据帧格式的理解。FPGA（Field-Programmable Gate Array）作为可编程逻辑器件，可以通过配置来实现SPI主设备或从设备的功能。 SPI协议的基本...
verilog实现spi通信代码
07-08
以下是一个简单的Verilog代码实现SPI通信的例子： ``` module spi_master( input clk, //时钟信号 input rst, //复位信号 output reg mosi, //主机输出数据线 input miso, //从机输出数据线 output reg sclk, //串行时钟信号 output reg cs //从机芯片选择信号 ); //定义状态机状态 parameter IDLE = 2'b00; parameter SEND = 2'b01; parameter RECV = 2'b10; parameter DONE = 2'b11; reg [1:0] state; //状态寄存器 reg [7:0] tx_data; //传输数据寄存器 reg [7:0] rx_data; //接收数据寄存器 //初始状态为IDLE initial state = IDLE; always @(posedge clk) begin if (rst) begin state <= IDLE; mosi <= 0; sclk <= 0; cs <= 1; tx_data <= 0; rx_data <= 0; end else begin case(state) IDLE: begin mosi <= 0; sclk <= 0; cs <= 1; if (tx_data != 0) begin state <= SEND; end else begin state <= RECV; end end SEND: begin mosi <= tx_data[7]; tx_data <= {tx_data[6:0], 1'b0}; sclk <= ~sclk; if (sclk == 1) begin if (tx_data == 0) begin state <= RECV; end end end RECV: begin sclk <= ~sclk; if (sclk == 1) begin rx_data <= {rx_data[6:0], miso}; if (tx_data == 0) begin state <= DONE; end else begin state <= SEND; end end end DONE: begin mosi <= 0; sclk <= 0; cs <= 1; state <= IDLE; end endcase end end endmodule ``` 上述代码实现了一个简单的SPI主机，可以通过调用tx_data和读取rx_data来进行数据传输。在时钟信号的上升沿或下降沿，根据状态机的状态来控制输出数据、接收数据和时钟信号的变化。需要注意的是，这个代码只能进行简单的8位数据传输，如果需要传输更多的数据，需要进行相应的修改。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值