FPGA
学海小白
哈尔滨工业大学学生
展开
-
基于Cyclone IV可重配置(pll_reconfig)模块的使用指南(二)
pll_reconfig使用指南链式寄存器时钟信号计算频率计算占空比计算代码链式寄存器由上一个博客提到,Cyclone IV的寄存器链为144位(注:并不是所有的皮FPGA都是144位,这里仅仅是针对EP4CE10F17C8N),关于每位对应的含义可通过记事本打开的方式详细了解。这里对EP4CE10F17C8N做一个简单的总结:位数意义0~1Reserved Bits2~3Loop Filter Capacitance4~8Loop Filter Resistan原创 2020-12-16 23:07:26 · 1268 阅读 · 0 评论 -
基于Cyclone IV可重配置(pll_reconfig)模块的使用指南(一)
pll_reconfig使用指南锁相环pll_reconfig的配置注意事项前言:因为课题组的需要,需要利用FPGA实现一个30M且精度为1%的pwm波,奈何手里的这款FPGA(EP4CE10F17C8N)性能实在是一般,最高只能稳定输出200M的时钟信号,而按照传统方法做到上述输出,则至少需要3GHz的时钟信号。最后我想到动态调整pll,直接将时钟信号当成pwm输出的方法来实现,但最终结果却不尽人意,每次重配置耗时太长,无法满足需求。(后文会给出调整时序图)锁相环关于锁相环的东西,在大部分的博客都有原创 2020-11-08 15:31:51 · 2440 阅读 · 2 评论