PHY芯片外围配置说明

MICROCHIP KSZ8081MNXIA 外围配置说明

1.PHY地址：由Pin15/14/13决定，默认地址为001，如果只有两个PHY（in&out），只需在Pin13脚加下拉电阻做区分即可。（PHY实际地址位为5位，由于前两位固定为00，用户能更改的只有后3位）

2.MAC与PHY接口：由Pin18/29/28决定，默认接口状态为000（即MII接口）。

3.SPEED：由Pin31脚状态决定，拉高为100 Mbps，拉低为10 Mbps。默认状态为高（即100 Mbps）。

4.DUPLEX：由Pin16脚状态决定，拉高为半双工，拉低为全双工。默认状态为高（即半双工）。如需全双工通讯，需在Pin16脚加下拉电阻。

5.自动协商：由Pin30脚状态决定，拉高为开启自动协商，拉低为关闭自助协商。默认状态为高（即开启自助协商）。注意：当自助协商开启后，SPEED和DUPLEX脚的配置无效。

6.B-CAST_OFF：由Pin19脚状态决定，拉高为关闭广播，此时地址0可以作为PHY的地址；拉低为开启广播。此时地址0只能作为广播地址。所以注意PHY地址与广播地址的冲突。默认状态为低。

7.ISO：由Pin20脚状态决定，拉高为开启电隔离；拉低为不开启。默认状态为不开启。（建议不开启电隔离）

8.MDIO(Pin11)与INTRP(Pin21)为OD口，需外加上拉电阻。

特别说明：

对于型号KSZ8081RNB，MAC与PHY接口为RMII，由于RMII引脚在上电或复位时有可能产生高低电平，这样可能会导致锁入PHY芯片状态寄存器的配置信息为不稳定的状态，为稳妥，推荐在上述配置引脚上增加上下拉电阻（Pu-4.7K；Pd-1K），确保上电复位时，有确定的配置信息锁入状态寄存器。