![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA小游戏反弹球
把小球限制在一个下方为一个自由滑动的物块,左边右边下边三面有墙壁,上边为彩色砖块的空间内,给一个小球右上的初速度,然后小球如果碰到了彩色砖块就让这个彩色砖块消失,并继续反弹,碰到的左右墙壁也继续反弹,碰到下边的墙壁游戏结束并重新开始,如果小球碰到了下边的自由滑动的物块继续反弹。
通信汪的美好生活
干技术的小学二年级学生
展开
-
自由运动滑块和小球的碰撞检测
上面是我自己画的一个示意图,这个专栏前面的文章已经能够让能个红色物块物块运动以及反弹,下面的青色滑块也能够通过硬件电路上面的按键左右移动了,彩色的砖块也有了,接下来就该写自由运动滑块和小球的碰撞检测了。SIGNAL X1,Y1,X2,Y2,X3,Y3,X4,Y4:STD_LOGIC_VECTOR(0 to 9);SIGNAL X_shudu,Y_shudu:STD_LOGIC_VECTOR(0 to 9);SIGNAL X11,Y11,X21,Y21,X31,Y31,X41,Y41:STD_LOGI.原创 2020-12-15 14:55:26 · 592 阅读 · 3 评论 -
下方那个移动的滑块的设计
PROCESS(MDR,MDL) BEGIN--底部滑块超左极限位置的监测及处理和移动速度的设置IF(rising_edge(MDL))THEN IF(0<X1 and X2<640)THENX1<=X1-30;X2<=X2-30;X3<=X3-30;X4<=X4-30;ELSIF(X1<0 )THENX1<=0;Y1<=400;X2<=0;Y2<=460;X3<=30;Y3<=480;X4<=30;Y4原创 2020-12-13 20:38:31 · 213 阅读 · 0 评论 -
VGA显示实验代码
VGA控制模块代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SPORTS IS PORT(Q:IN STD_LOGIC;HS,VS,R,G,B:OUT STD_LOGIC);END SPORTS;ARCHITECTURE ONE OF SPORTS ISSIGNAL HCNT:STD_LOGIC_VECTOR(0 to 9);SIGNAL VCNT:STD_...原创 2020-12-12 17:38:12 · 812 阅读 · 0 评论 -
一看就会的VGA图像显示VHDL设计,简单易懂
VGA图像显示控制电路VHDL设计一、实验设计目的学习VGA图像显示控制电路设计。要求:1、VGA正常工作;2、图像显示;二、实验设计原理1、VGA如果正常工作?普通的VGA显示器引出线共含有5个信号:R、G、B:三基色信号HS:行同步信号VS:场同步信号这五个信号的时序驱动,严格遵循“VGA工业标准”颜色编码如下:如果VGA显示真彩色BMP图像,则要R、G、B三个分量各8位,即24位表示一个像素值,很多情况下还采用32位表示一个像素值。为了节省显存的存储空间,可采用高原创 2020-12-09 15:37:08 · 3604 阅读 · 4 评论 -
matlab写的反弹球没有优化界面有点丑哈哈
clcclearclose allx1=60;y1=0;x2=400;y2=40;X_shudu=4;Y_shudu=6;while x2< 600 x2=x2+X_shudu; y2=y2-Y_shudu; P1=[x2 y2; x2 y2+20; x2+20 y2+20; x2+20 y2; NaN NaN; x1 y1; x1 y1+20; x1+100 y1+20; x1+100 y1;]; polyin1 =polyshape(P1); plot(polyin...原创 2021-01-13 21:00:19 · 220 阅读 · 0 评论 -
之前代码出现的错误总结(VHDL)
今天去做了FPGA的实验,把自己之前的代码打了上去当然发现了一些错误,快把我这个小白搞崩溃了,下面分享一下解决方案。其中第四个问题有点最麻烦,现在还没有解决.第一个问题关于信号赋初值的问题信号赋初值的语句为:SIGNAL X1:STD_LOGIC_VECTOR(0 to 9):“0000010100”;如果不这样赋初值的话会出现类型不匹配的问题。第二个问题我这个设计那个滑块的左移和右移是通过那个外部的按键控制的,然后我之前的代码里面写的按键检测方法是:IF(rising_edge(MD原创 2020-12-23 12:35:00 · 1618 阅读 · 0 评论 -
最后一篇
这个设计已经做完了,我把代码啥的放到我的资源里面了,有需要的自己下载,VHDL的学习就这样吧,感觉自己学到了不少东西,加油各位通信人!各位有什么问题可以给我提问,我看到了并且有空的话会一一回复的,不要辜负了自己的大好时光,再见!...原创 2020-12-21 21:16:17 · 170 阅读 · 0 评论 -
之前代码出现的错误总结
今天去做了FPGA的实验,把自己的代码打了上去当然????发现了一些错误,快把我这个小白搞崩溃了。第一个错误:关于信号赋初值的问题信号赋初值的语句为:X1:std_logic_原创 2020-12-19 19:04:03 · 265 阅读 · 1 评论 -
用有限状态机去理解这个逻辑过程
用那个有限状态机的知识去理解这个设计过程应该是最好的,我才疏学浅不知道怎么去表达,我写博文的初心也有锻炼自己表达能力的意思。下面就尽我最大努力去表达一下吧!原创 2020-12-15 20:03:04 · 260 阅读 · 0 评论 -
自由运动物体的运动代码
//I/O口以及其他信号啥的ARCHITECTURE ONE OF SPORTS ISSIGNAL HCNT:STD_LOGIC_VECTOR(0 to 9);SIGNAL VCNT:STD_LOGIC_VECTOR(0 to 9);SIGNAL X1,Y1,X2,Y2,X3,Y3,X4,Y4:STD_LOGIC_VECTOR(0 to 9);SIGNAL X_shudu,Y_shudu:STD_LOGIC_VECTOR(0 to 9);SIGNAL X11,Y11,X21,Y21,X31,Y3原创 2020-12-13 21:07:29 · 2244 阅读 · 4 评论