自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(4)
  • 收藏
  • 关注

原创 Mentor Graphics QuestaSim 2021 出现“正在运行后安装脚本...脚本:1/1”的问题

出现以上一直停留在这个界面的问题,是因为安装路径出现中文字符,路径设置为英文再次安装即可。

2022-04-25 18:23:08 1382

原创 2021-10-23

HDLBits记录Verilog LanguageModules:HierarchyModules and vectorsModule shift8Verilog LanguageModules:HierarchyModules and vectorsModule shift8This exercise is an extension of module_shift. Instead of module ports being only single pins, we now have modul

2021-10-23 14:48:47 143

原创 2021-10-23

HDLBits记录CircuitsCombinational LogicMultiplexers9-to-1 multiplexerCircuitsCombinational LogicMultiplexers9-to-1 multiplexerMux9to1vCreate a 16-bit wide, 9-to-1 multiplexer. sel=0 chooses a, sel=1 chooses b, etc. For the unused cases (sel=9 to 15), se

2021-10-23 14:31:06 148

原创 2021-10-21

HDLBits记录Verilog LanguageModules:HierarchyThree modulesVerilog LanguageModules:HierarchyThree modulesYou are given a module my_dff with two inputs and one output (that implements a D flip-flop). Instantiate three of them, then chain them together to ma

2021-10-21 21:13:50 131

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除