计组期末复习之重点内容

最新推荐文章于 2024-04-01 22:12:46 发布

Dodo·D·Caster

最新推荐文章于 2024-04-01 22:12:46 发布

阅读量5.2k

点赞数 12

分类专栏：计算机组成

本文链接：https://blog.csdn.net/qq_45347768/article/details/110533064

版权

计算机组成专栏收录该内容

11 篇文章 7 订阅

订阅专栏

计组重点内容

个人理解的重点哈 _{考中建议请客呢}

例题请点这里

文章目录

计组重点内容

第一章：概论

数字计算机发展趋势

多处理
网络化
智能化
微型化
巨型化
多媒体

软件与硬件

硬件是基础
软件是灵魂
两者缺一不可

计算机体系结构

SISD（单指令流单数据流）
MISD（多指令流单数据流）
SIMD（单指令流多数据流）
MIMD（多指令流多数据流）

程序存储体系结构

冯诺依曼体系结构

主要特点：使用二进制数和存储程序
设计思想：存储程序并按地址顺序执行
把程序极其操作数据一同存储
五大部件
- 控制器
- 运算器
- 存储器
- 输入设备
- 输出设备

哈佛体系结构

程序和操作数据分开存储

程序设计语言

机器语言
汇编语言
算法语言

计算机层级结构

第一级	微程序设计级	由机器硬件直接执行微指令	硬件级	二进制语言
第二级	机器语言级	由微程序解释机器指令系统	硬件级	二进制语言
第三级	操作系统级	由操作系统程序实现	混合级	二进制语言
第四级	汇编语言级	由汇编程序支持和执行	软件级	符号语言
第五级	高级语言级	由各种高级语言编译程序支持和执行	软件级	符号语言

各层次之间关系紧密，上层是下层功能的扩展，下层是上层的基础

三个术语

计算机体系结构

机器语言程序员所看到的计算机系统的属性

计算机组成

计算机体系结构的逻辑实现

计算机实现

计算机组成的物理实现

三者关系

相同计算机体系结构的计算机可采用不同的计算机组成
一种计算机组成可以采用多种不同的计算机实现

第二章：运算方法和运算器

二进制

易于物理实现
运算规则简单
机器可靠性高
逻辑判断方便

进制转换

送分的，不解释

各种🐎

原码
反码
补码
移码

浮点数

IEEE标准
- S 符号位
  - 1位
- E 阶码
  - 8位
  - 移码方式
- M 尾数
  - 23位
  - 最高有效位为1，省略

奇偶校验

奇校验
- 奇数个1为0
- 偶数个1为1
偶校验
- 偶数个1为0
- 奇数个1为1

各种运算

定点运算

$x]_补 + [y]_补 = [x+y]_补 (mod 2)$
进位舍去

逻辑运算

与
或
非
异或
- 异1同0

浮点运算

0操作数检查
对阶
- 阶码相同
- 小数向大数对阶，尾数右移
尾数相加
结果规格化
- 双符号位数据不相等
  - 向右规格化
    - 尾数右移1位，阶码加1
- 单符号位与数据最高位相等
  - 向左规格化
    - 尾数左移n位，阶码相应减n
舍入处理
- 0舍1入
- 恒置1
溢出处理

运算器

主要功能
- 数据加工处理
  - 算术运算
  - 逻辑运算
组成
- 算术逻辑单元（ALU）
- 寄存器
- 数据总线
基本结构形式
- 单总线结构
- 双总线结构
  - 连接ALU两输入端
- 三总线结构
  - 连接ALU两输入端+一输出端

第三章：存储器系统

存储器概述

定义
- 计算机系统中的记忆设备，用来存放程序和数据
性能衡量指标
- 速度
- 容量
- 价格

随机读写存储器（RAM）

掉电数据丢失
分类
- 静态存储器（SRAM）
  - 集成度低、成本高、功耗大
- 动态存储器（DRAM）
  - 电路简单、集成度高、成本低、功耗小
  - 需反复刷新→速度慢
- 增强型DRAM（EDRAM）
  - 在DRAM上集成一个SRAM芯片（起高速缓冲作用）

只读存储器（ROM）

掉电数据不丢失
分类
- 不可重写只读存储器
  - 掩模只读存储器（MROM）
    - 厂家写入数据，不可更改
  - 可编程只读存储器（PROM）
    - 用户一次性写入数据
- 可重写只读存储器
  - 光擦可编程只读存储器（EPROM）
    - 紫外线照15~20分钟
  - 电擦可编程只读存储器（EEPROM或E²PROM）
    - 字擦除擦除一个存储单元
    - 块擦除擦除一个数据块中所有存储单元
  - 闪速存储器（Flash ROM）
    - 低电压可读不可写
    - 高电压可写
    - bios、u盘等

主存储器

技术指标
- 存储容量
- 存取时间
- 存储周期
- 存储器带宽
CPU对存储器进行读/写操作过程（需要连接三个总线）
- 首先由地址总线给出地址信号
- 然后发出读操作或写操作的控制信号
- 最后在数据总线上进行信息交流

以下书中都有介绍，但我感觉不会考

组成

存储器
寻址系统
存储器数据寄存器（MDR）
读写系统
控制线路

扩展

位扩展法
字扩展法
字位同时扩展法

加速CPU和存储器之间的有效传输

更高速的技术、加长存储器的字长
采用双端口存储器（并行操作）
加入cache
在每个存储器周期中存取几个字

高速存储器

双端口存储器
- 具有两个彼此独立的读写口
  - 一个面向CPU
  - 一个面向外设
多模块交叉存储器
- 存储器的模块化组织（多个模块，各司其职）
- 模式
  - 顺序模式
  - 交叉模式
相联存储器
- 基本原理
  - 检索存储单元所存内容
  - 读出或写入存储器与检索项相符发存储单元的内容
- 作用
  - 虚拟存储器中存放段表、页表和快表
  - cache中存放块地址
  - 快速查找

程序局部性现象

程序员通常采用模块化的程序设计方法，某一模块的程序往往集中在存储器逻辑地址空间中很小的一块范围内，且程序地址分布是连续的
CPU在一段较短的时间内，是对连续地址的一段很小的主存空间频繁地进行访问，而对此范围以外地址的访问甚少

高速缓冲存储器（Cache）技术

利用程序访问的局部性现象，把程序中正在使用的部分（活跃块）存放在一个小容量的高速 Cache中，使CPU的访存操作大多针对Cache进行
解决高速CPU和低速主存之间速度不匹配的问题，使程序的执行速度大大提高

命中率等的计算

命中率
- cache次数 / 总次数
平均访问时间
- 命中率 x cache存取周期 + （1-命中率）x 主存存取时间
效率
- 命中时cache存取时间 / 平均访问时间

地址映射

直接映射
- 主存中的一个块只能映射到Cache的某一特定块中去
全相联映射
- 主存中任何一块都可以映射到Cache中的任何一块位置上
组相联映射
- 组间采用直接映射
- 组内采用全相联映射

替换策略

最不经常使用算法（LFU）
近期最少使用算法（LRU）
随机替换

写操作策略

写回法
- 命中时，只修改CaChe内容，块被换出时写入主存
全写法
- 命中时，CaChe与主存同时修改
写一次法
- 第一次写入内存，后续和写回法一致

虚拟存储器

程序运行

CPU以虚拟地址来访问主存
由辅助硬件找出虚拟地址和实际地址之间的对应关系，并判断这个虚拟地址指示的存储单元内容是否已装入主存
如果已在主存中，则通过地址变换，CPU可直接访问主存的实际单元
如果不在主存中，则把包含这个字的一个存储块调入主存后再由CPU 访问
如果主存已满，则由替换算法从主存中将暂不运行的一块调回外存，再从外存调入新的一块到主存

三种方式

页式管理系统
- 描述
  - 以定长的页为基本信息传送单位
  - 主存的物理空间被分成等长的页，称为页面
  - 页面在主存中的位置是固定的，页面的起始地址和结束地址都是固定的
- 优点
  - 每页长度固定
  - 页表建立很方便
  - 新页的调入容易实现
- 缺点
  - 由于程序不可能正好是页面的整数倍，最后一页的零碎空间将无法利用而造成浪费
  - 页不是逻辑上独立的实体，使得程序的处理、保护和共享都比较麻烦
段式管理
- 描述
  - 把主存按段分配
  - 按照程序的逻辑结构来划分段
- 优点
  - 由于段的分界与程序的自然分界相对应，具有逻辑独立性
  - 所以易于实现程序的编译、管理、修改和保护，也便于多道程序共享
- 缺点
  - 因为段的长度参差不齐，起点和终点不定，给主存空间分配带来了麻烦
  - 容易在段间留下不能利用的零碎空间，造成浪费
段页式存储管理
- 程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表（每段一个页表）进行两级定位管理

替换算法

LRU算法
LFU算法
FIFO算法

虚拟存储器中的页面替换策略与Cache中的块替换对比

缺页至少要涉及一次磁盘外存存取，以读取所缺的页，因缺页使系统蒙受的损失要比Cache未命中大得多。
页面替换是由操作系统软件实现的，而Cache的块替换则是由硬件实现的。
页面替换的选择余地很大，属于一个进程的页面都可替换。

存储保护

原因
- 多用户共享内存
  - 防止由于一个用户程序出错而破坏其他用户的程序和系统软件
  - 防止一个用户程序不合法地访问不是分配给它的主存区域
方式
- 页表和段表保护方式
  - 未形成主存地址前的保护
- 键保护方式
  - 访问键与存储键一致时允许访问
- 访问方式保护

第四章：指令系统

指令

是计算机硬件能够识别并直接执行操作的命
格式
- 操作码字段+地址码字段

指令系统

一台计算机中所有指令的集合
性能要求
- 完备性
- 有效性
- 规范性
- 兼容性

地址码

描述指令的操作对象
按数量分
- 零地址指令
  - 无需操作数
  - 操作数是默认的
- 一地址指令
  - 单操作数运算
  - 二元运算
- 二地址指令
  - 三种类型
    - 存储器-存储器型指令（SS）
    - 寄存器-寄存器型指令（RR）
    - 寄存器-存储器型指令（RS）
- 三地址指令
- 多地址指令

指令字长度

单字长指令
半字长指令
双字长指令
多字长指令
- 必须两次或多次访问主存以取出一整条指令
等长指令字结构
变长指令字结构

寻址方式

立即寻址模式
- 指令的地址码字段指出操作数本身
直接寻址模式
- 在指令的地址字段中直接指出操作数在主存中的地址
间接寻址模式
- 指令地址码字段所指向的存储单元中存储操作数的地址
寄存器寻址模式
- 指令中的地址码是寄存器的编号
- 直接寻址
  - 寄存器内容是操作数本身
- 间接寻址
  - 寄存器内容是操作数地址
基址寻址模式
- 将基址寄存器的内容加上指令中的形式地址而形成操作数的有效地址
变址寻址方式
- 将变址寄存器的内容加上指令中的形式地址而形成操作数的有效地址
相对寻址方式
- 相对于当前的指令地址而言的寻址方式
- 把程序计数器PC的内容加上指令中的形式地址而形成操作数的有效地址

第五章：中央处理器

CPU功能

程序控制
- 控制指令的执行顺序
操作控制
- 控制指令进行操作
时间控制
- 对各种操作实施定时控制
数据加工
- 对数据进行算术和逻辑运算

CPU组成

控制器
- 主要功能
  - 取指令，并指出下一条指令在主存中的位置
  - 译码，并产生相应的操作控制信号
  - 指挥并控制CPU、主存和输入输出设备之间数据流动的方向
运算器
- 组成
  - 算术逻辑单元（ALU）
    - 核心部件
  - 累加寄存器（AC）
  - 数据寄存器（DR）
  - 程序状态字寄存器（PSW）
- 主要功能
  - 执行所有算术运算
  - 执行所有逻辑运算，并进行逻辑测试
（浮点处理器、cache等）

CPU中主要寄存器

数据寄存器（DR）
- 暂存主存中读出的一条指令或一个数据字
- 运算器
指令寄存器（IR）
- 保存当前正在执行的一条指令
- 控制器
程序计数器（PC）
- 指出下一条指令在主存储器中的地址
- 寄存信息+计数
- 控制器
地址寄存器（AR）
- 保存CPU当前所访问的主存单元的地址
累加寄存器（AC）
- 当运算器的算术逻辑单元ALU执行算术或逻辑运算时，为ALU提供一个工作区，可以为ALU暂时保存一个操作数或运算结果
- 运算器
程序状态字寄存器（PSW）
- 表征当前运算的状态及程序的工作方式
- 运算器

CPU工作过程

基本工作

执行预先存储的指令序列（即程序）

指令执行过程

取指令
指令译码
执行指令
访存取数
结果写回

各种周期

指令周期

CPU取出一条指令并执行该指令所需的时间

CPU周期（机器周期）

从主存读取一条指令的最短时间
一个指令周期含若干个CPU周期
取出和执行任何一条指令所需的最短时间为2个CPU周期

时钟周期

一个CPU周期含若干个时钟周期

操作控制器

组合逻辑控制器

分类
- 硬连线控制器
  - 很难增加新的控制功能
- 门阵列控制器
  - 可编程
特点
- 组合逻辑控制的设计和调试均非常复杂，且代价很大
- 与微程序控制相比，组合逻辑控制的速度较快，其速度主要取决于逻辑电路的延迟

微程序控制器

基本思想
- 将微操作控制信号按一定规则进行编码，形成微指令，存放到一个只读存储器里
- 当机器运行时，逐条读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作
优点
- 规整性
- 灵活性
- 可维护性

组合逻辑控制器与微程序控制器的比较

实现方式
- 组合逻辑控制
  - 逻辑门电路
  - 比较复杂，很难修改指令或增加指令
- 微程序控制
  - 控制存储器和微指令寄存器直接控制
  - 比较规整，可修改或增加指令
性能
- 组合逻辑控制速度快
  - 取决于电路的延迟

流水线技术

描述
- 将一个计算任务细分成若干个子任务，每个子任务都由专门的功能部件进行处理，
- 一个计算任务的各个子任务由流水线上各个功能部件轮流进行处理（即各子任务在流水线的各个功能阶段并发执行），最终完成工作。
- 这样，不必等到上一个计算任务完成，就可以开始下一个计算任务的执行
本质
- 将一个重复的时序过程分解成若干个子过程
- 每一个子过程都可有效地在其专用功能段上与其他子过程同时执行
非流水计算机的时空图
- 时空图
- 上一条指令的5个子过程全部执行完毕后才能开始下一条指令
- 每隔5个时钟周期才有一个输出结果
标量流水计算机工作方式
- 只有一条指令流水线的计算机
- 时空图
  - 上一条指令与下一条指令的5个子过程在时间上可以重叠执行
  - 当流水线满载时，每一个时钟周期就可以输出一个结果
超标量流水计算机
- 具有两条以上的指令流水线
- 时空图
- 当流水线满载时，每一个时钟周期可以执行2条以上的指令
- 是时间并行技术和空间并行技术的综合应用

指令相关性

说明
- 流水线中的各条指令之间存在一些相关性，使得指令的执行受到影响
- 由于流水过程中存在的相关性冲突，断流现象是不可避免的
数据相关
- 后继指令所需的操作数刚好是前一指令的运算结果
  - 发生数据相关冲突
  - 必须等前一条指令执行完毕后才能执行后一条指令
- 是由于指令之间存在数据依赖性而引起的
- 三种类型
  - 写后读相关（RAW）
  - 读后写相关（WAR）
  - 写后写相关（WAW）
- 解决方法
  - 采用编译的方法
    - 两条相关指令之间插入其他不相关的指令
  - 数据旁路技术
资源相关
- 多条指令进入流水线后在同一机器周期内争用同一个功能部件所发生的冲突
- 解决方法
  - 增加资源，如存储器等
控制相关
- 由转移指令引起的
- 解决方法
  - 延迟转移法
  - 转移预测法

RISC与CISC

CISC

复杂指令系统计算机
特点
- 是指令数目多而复杂
- 每条指令的长度不尽相等
解决方法
- 操作码扩展
  - 把操作码扩展到地址码的位置

RISC

精简指令系统计算机
特点
- 指令种类、格式和寻址方式少
  - 最常用的简单指令
- 指令长度固定
- 大多数是简单指令且都能在一个时钟周期内完成，易于设计超标量与流水线
- 寄存器数量多，大量操作在寄存器之间进行

RISC与CISC对比

超线程与多核处理器

四种标量流水技术执行指令的时空比较

低功耗管理技术

措施

制程提升
- 最直接的改善方法
- 制程的提升就是把这些线路变得更细
降低电压
减少晶体管数量
降低频率

第六章：总线系统

定义

是构成计算机系统的互连机构

特点

公用性

内部结构

早期
- 数据总线
  - 在计算机系统各个部件之间传输数据信息的信号线
    - 双向
  - 数据线的根数称为数据总线的宽度
  - 每一根数据线每次传送1位二进制数
- 地址总线
  - 在计算机系统各个部件之间传输地址信息的信号线
    - 单向
  - 地址总线的宽度决定了计算机系统能够使用的最大的存储器容量
- 控制总线
  - 在计算机系统各个部件之间传输控制信息（操作命令和定时信息）的信号线
    命令信息
    - 规定了要执行的具体操作
    定时信息
    - 规定了数据信息和地址信息的时效性
    - 单向
      - 用来指明数据传送的方向、中断请求和定时控制等
- 不足
  - CPU是总线上的惟一主控者
    - 不能满足多CPU环境要求
  - 总线信号是CPU引脚信号的延伸
    - 总线结构与CPU精密相关，通用性差
当代
- 数据传送总线
  - 地址线
  - 数据线
  - 控制线
- 仲裁总线
  - 总线请求线
  - 总线授权线
- 中断和同步总线
  - 用于处理带优先级的中断操作
  - 包括
    - 中断请求线
    - 中断认可线
- 公用线
  - 时钟信号线
  - 电源线
  - 地线
  - 系统复位线
  - 加电或断电的时序信号线
  - 等等

总线带宽

总线接口

功能
- 控制
  - 接口靠程序的指令信息来控制外围设备的动作
- 缓冲
  - 接口在外围设备和计算机系统其他部件之间起到缓冲器的作用
- 状态
  - 接口监视外围设备的工作状态并保存状态信息
- 转换
  - 接口可以完成所要求的数据转换工作
- 整理
  - 接口可以完成一些特别的功能
- 程序中断
  - 接口发出中断请求信号

设备控制器

外围设备本身带有自己的设备控制器

通过接口接收来自CPU的各种信息，并将信息传送到设备
或者从设备中读出信息传送到接口，然后由接口传送给CPU

总线连接方式

单总线结构
- 使用一条单一的系统总线来连接CPU、主存和I/O设备
- 优点
  - 容易扩展多CPU系统
- 缺点
  - 只能分时工作
  - 信息传送吞吐量受限
双总线结构
- 在CPU和主存之间专门设置了一组高速的存储总线
- 以增加硬件为代价的
三总线结构
- 在双总线系统的基础上增加I/O 总线
- 系统总线
  - CPU、主存和通道（IOP）之间进行数据传送的公共通路
- I/O总线
  - 多个外围设备与通道之间进行数据传送的公共通路

总线的控制

决定共享总线的部件如何获得总线的使用权（控制权）的问题
主动模式（主方）
- 可启动一个总线周期
- 每一次总线操作只能有一个主方占用总线控制权
被动模式（从方）
- 只能响应主方的请求
- 每一次总线操作可以有多个从方
总线仲裁部件
- 选择一个主设备作为总线的下一个主方
- 分类
  - 集中式仲裁
    - 链式查询方式
      - 通过接口的优先级排队电路来实现的
      - 优点
        只用很少几根线就能按一定的优先次序实现总线仲裁
        很容易扩充新的设备
      - 缺点
        对查询链的电路故障非常敏感
        查询链的优先级是固定的
    - 计数器定时查询方式
      - 总线上的任一设备需要使用总线时，通过BR线发出总线请求，BR线开始计数
    - 独立请求方式
      - 优点
        响应速度快
  - 分布式仲裁
    - 不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器
    - 每个仲裁器将仲裁总线上得到的号与自己的号进行比较
      - 总裁总线上的号大
        不予响应，并撤销其仲裁号
    - 以优先级仲裁策略为基础的

总线的通信

决定共享总线的各个部件之间如何进行通信、如何实现数据传输的问题
阶段
- 请求总线
- 总线仲裁
- 寻址（目的地址）
- 信息传送
- 状态返回（或错误报告）
方式
- 同步通信
  - 事件出现在总线上的时刻由总线时钟信号来确定
- 异步通信
  - 后一事件出现在总线上的时刻取决于前一事件的出现
  - 优点
    - 总线周期长度可变，不把响应时间强加到功能模块上
  - 缺点
    - 以增加总线的复杂度和成本为代价

信息传送方式

串行传送
- 只有一条传输线，且采用脉冲传送
- 低位在前，高位在后，每位都需要一个位时间
- 主要优点
  - 只需要一条传输线
并行传送
- 用并行方式传送二进制信息时，对应于每个数据位都需要一条单独的传输线
- 速度比串行快得多
分时传送
- 两种方式
  - 总线复用
    - 划分时间片
  - 分时使用总线

第七章：输入输出系统

输入输出设备

完成输入输出的设备
作为外部存储器的设备

控制方式

程序查询方式

CPU与外围设备的数据交换完全依赖于计算机的程序控制
过程
- 信息交换之前
  - CPU要设置传输参数、传输长度等，然后启动外设工作
- 外设准备数据过程中
  - CPU循环检测外设是否准备好，不能处理其他业务，只能一直等待
- 外设完成数据准备工作
  - CPU开始进行信息交换
优点
- CPU与外设完全同步
- 硬件结构简单
缺点
- 外设动作慢，CPU等待浪费时间
- 数据传输效率低

程序中断方式

中断是外围设备用来“主动”通知CPU，准备发送或接收数据的一种方式
过程
- 外设数据准备就绪，向CPU发送中断请求信号
- CPU响应中断，暂停运行主程序，转而执行中断服务程序
- 运行完毕，返回从暂停的地方继续运行主程序
几个操作
- 保护现场操作
  - 在中断程序服务执行完毕后，能够正确返回原来主程序被中断的地方去继续执行
- 恢复现场操作
  - 在中断程序服务执行完毕后，从堆栈中恢复计数器（PC）内容和CPU状态，以便从断电处继续执行主程序
优点
- 节省了CPU时间
缺点（相对查询方式）
- 结构相对复杂
- 服务成本大
适用于随机出现的服务

附：子程序调用与中断区别

子程序调用	中断过程
事先安排好	随机产生
执行过程往往与主程序有关	执行过程可能与主程序无关

DMA方式

DMA方式就是直接存储器存取（Direct Memory Access）方式
特点
- DMA控制器从CPU完全接管对总线的控制权
- 数据交换不经过CPU而直接在主存和外围设备之间进行，以便高速传送数据
过程
- 首先，传输数据时，DMA控制器向CPU发请求，CPU转让总线控制权。
- 然后，DMA控制器向外设返回一个应答信号，外设与主存开始数据交换
- 最后，数据传输完毕，DMA控制器将总线控制权还给CPU
优点
- 数据传送速度高
- 传送速率仅受限于主存的访问时间
缺点（相对中断方式）
需要更多硬件
适用于主存和高速外围设备之间大批量数据交换的场合
分类
- 选择型DMA控制器
  - 在物理上可以连接多个设备，而在逻辑上只允许连接一个设备
    
    在某一个时间段内只能为一个设备提供服务
- 多路型DMA控制器
  - 不仅在物理上可以连接多个外围设备，而且在逻辑上也允许这些外围设备同时工作

通道方式

将控制I/O操作和信息传送的功能从CPU中独立出来，代替CPU管理和调度外设与主机的信息交换，从而进一步提高了CPU的效率
通道
- 是一个具有特殊功能的处理器
- 又称为输入输出处理器（IOP）
- 功能
  - 分担了CPU一部分功能
  - 实现对外设的统一管理
  - 完成外设与主存之间的数据传送
优点
- 大大提高CPU工作效率
缺点
- 以增加更多的硬件为代价
分类
- 字节多路通道
  - 通道在传送两个字节之间有很多空闲时间，字节多路通道正是利用这个空闲时间为其他设备提供服务
- 选择通道
  - 又称高速通道，在物理上它可以连接多个设备，但是这些设备不能同时工作，在某一个时间段内通道只能选择一个设备进行工作
- 数组多路通道
  - 连接控制多个高速外设并以成组交叉方式传送数据的通道
  - 某设备数据传送时
    - 通道只为该设备提供服务
  - 该设备执行寻址等控制性动作时
    - 通道转而为其他设备服务

附：字节多路通道和数组多路通道的异同

同
- 都是多路通道
- 在一段时间内均能交替执行多个设备的通道程序，使这些设备同时工作
异
- 数组多路通道允许多个设备同时工作，但只允许一个设备进行传输型操作，其他设备进行控制型操作；
- 字节多路通道不仅允许多个设备同时操作，而且也允许它们同时进行传输型操作
- 数组多路通道传输基本单位：数据块
- 字节多路通道传输基本单位：字节

USB

主要特点
- 即插即用，允许热插拔
三个基本部分
- 主机
- 集线器
- 功能设备

第八章：并行计算机系统

概念

并行性

指计算机系统具有可以同时进行运算或操作的特性
同时性
- 指两个或两个以上的事件在同一时刻发生
并发性
- 指两个或两个以上的事件在同一时间间隔内发生

并行计算

指通过网络相互连接的两个以上的处理机相互协调工作，同时计算同一个任务的不同部分
目的
- 提高速度
- 扩大问题求解规模
应用领域
- 科学与工程计算
- 商业计算

提高并行性的计数途径

时间重叠
- 时间相互错开
资源重复
- 重复设置硬件资源
资源重复+时间重叠
- 时空复用
资源共享
- 软件方法，使多个任务按一定时间顺序轮流使用同一套硬件设备
- 例子
  - 多道程序
  - 分时系统

单机系统并行性发展

主导作用
- 时间并行技术
在单处理机中，资源共享概念的实质就是用单处理机模拟多处理机的功能，形成所谓的 “虚拟机”的概念

多机系统并行性发展

耦合度
- 反映多机系统各机器之间物理连接的紧密程度及交互能力的强弱
紧耦合系统
- 处理机间物理连接的频带较高，一般是通过总线或高速开关实现互连，可以共享主存储器
松耦合系统
- 由多台独立的计算机组成，一般通过通道或通信线路实现处理机间的互连，可以共享外存设备

向量处理机

是指令级并行的计算机
- 能较好发挥流水线技术的特性，达到较高的计算速度
一条向量指令可以处理N个或N对操作数
- 处理效率比标量指令高得多

标量：单个量
向量：一组标量

阵列处理机

又称并行处理机
主要技术手段
- 采用硬件资源重复的方法来实现并行性
属于SIMD结构计算机
- 用一个控制部件同时管理多个处理单元

多处理机系统

特点
- 多处理机的体系结构由若干台独立的计算机组成，每台计算机能够独立执行自己的程序
- 处理机与处理机之间通过互连网络进行连接，从而实现程序之间的数据交换和同步
- 多处理机属于MIMD计算机

紧耦合系统

处理机间物理连接的频带较高，一般是通过总线或高速开关实现互连，可以共享主存储器

松耦合系统

由多台独立的计算机组成，一般通过通道或通信线路实现处理机间的互连，可以共享外存设备

同构型多处理机系统

每个处理机是同类型的，且完成同样的功能

异构型多处理机系统

多处理机是由多个不同类型，且担负不同功能的处理机组成

附：多处理机系统与阵列处理机区别

多处理机要实现任务或作业一级的并行
阵列处理机只实现指令一级的并行

机群系统

一组完整的计算机互连，它们作为一个统一的计算机资源一起工作，并能产生一台机器的印象
特点
- 机群由完整的计算机（结点）互连而成
- 机群应能作为一个单独的统一计算资源来使用

附：集群系统与局域网区别

局域网是一个分布式系统
机群中的各台计算机既可以单独使用，又是多台计算机连成的一个整体中的一部分

Dodo·D·Caster

关注

12
点赞
踩
66

收藏

觉得还不错? 一键收藏
1
评论
计组期末复习之重点内容

计组重点内容个人理解的重点哈考到建议请客，没考不关我事例题请点这里文章目录计组重点内容第一章：概论数字计算机发展趋势软件与硬件计算机体系结构程序存储体系结构冯诺依曼体系结构哈佛体系结构程序设计语言计算机层级结构三个术语计算机体系结构计算机组成计算机实现三者关系第二章：运算方法和运算器二进制进制转换各种????浮点数奇偶校验各种运算定点运算逻辑运算浮点运算运算器第三章：存储器系统存储器概述随机读写存储器（RAM）只读存储器（ROM）主存储器加速CPU和存储器之间的有效传输高速存储器程序局部性现象高速
复制链接

扫一扫

专栏目录