![](https://img-blog.csdnimg.cn/7f895449d2134e5cb6319a3281f672ea.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
EDA
EDA有关基本操作
海绵_青年
这个作者很懒,什么都没留下…
展开
-
EDA初学,新建工程,Quartus软件应用
一、本文内容内容:掌握Quarters工程的建立方法版本:Quartus II 13.1(64-bit)二、建立步骤1、 打开软件2、 工程设置工程名字和后边文件的顶层模块名字以及顶层模块所在文件的名字要保持一致,需要注意,后边会有具体说明3、新建工程文件4、结果三、代码编译、仿真1、示例代码module FenPin( input clk, input rst, output wire clk_10k ); parameter f=8;原创 2021-05-23 15:36:08 · 2773 阅读 · 0 评论 -
EDA仿真测试 Modelsim仿真 .vt文件法仿真 .v文件法仿真
一、本文内容内容:通过两种方法,使用modelsim仿真Verilog程序版本:Quartus II 13.1(64-bit)二、通过 “.vt文件” 测试仿真1、准备工作已建立好的工程文件// 上述工程文件代码 实现奇数分频功能module FenPin(clkout,clk,rst); input clk,rst; output clkout; parameter f=9; //即为奇分频分频数reg [9:0] counter1, counter2;reg c原创 2021-05-24 08:51:00 · 9519 阅读 · 3 评论 -
EDA常用模块 奇数分频 偶数分频 冒泡排序
一、分频1、偶数分频.v文件module FenPin ( input clk, input rst, output wire clk_10k );parameter f=8; //即为偶分频的分频数reg [11:0] count=0; //存储分频计数reg clk_10k_tmp=0;assign clk_10k = clk_10k_tmp;// 复位信号rst低电平有效always @(posedge clk or negedge rst) begin原创 2021-05-24 08:47:38 · 780 阅读 · 0 评论