Makefile基本使用

Makefile 学习

基本规则

Makefile描述的是文件编译的相关规则。规则由两部分组成，分别是依赖的关系和执行的命令。

targets: prerequisties
</tab>command

targets：规则的目标，可以是二进制文件，也可以是标签。

prerequisties：生成目标所需要的文件，可以为空。

command：需要执行的命令。

工作流程

执行make命令的时候，make会从当前文件下找需要执行的编译规则，也就是我们写的makefile文件。

make使用以下两种方式来寻找编译的规则。

• 默认的文件是当前路径下的 GNUmakefile,makefile,Makefile

• 使用 -f 来指定makefile文件（

  -f file, --file=file, --makefile=FILE
       Use file as a makefile.
  

指定完makefile文件之后，make指令会将makefile中第一个目标作为终极目标，然后查看它的依赖，如果存在就看是否需要根新，如果不存在就根据下面的目标创建。

如果既没有依赖文件也没有产生依赖文件的方法，那么就会报错。

make中间会产生很多中间文件，我们可以使用下面的语法来删除中间产生的文件。

.PHONY:clean
clean:
    rm -rf *.o test

通配符

shell中的通配符都是可以用在Makefile中的。

比如

—	—
*	匹配任意字符
?	匹配一个字符
[ ]	匹配范围内的字符

变量定义

变量的名称=值列表

eg. OBJ=main.o test.o

​ $(OBJ)

变量赋值

• 简单赋值

使用符号**：=**

和我们常规理解的变量赋值一样，只对当前的变量有效。

• 递归赋值

会影响到多个变量，和目标变量相关的其他变量都会受到影响。

• 条件赋值

如果变量没有定义，使用符号中的值进行定义变量，如果变量已经赋值，那么该赋值语句无效。

• 追加赋值

添加一个新的值