![](https://img-blog.csdnimg.cn/e30b5690e34e4eab87352f95b3671fb1.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
电路设计实用技巧
文章平均质量分 61
cadence allegro学习笔记,经验总结
电子之美
某985高校研究生在读!喜欢物理,电子。
展开
-
电路设计经验总结(以软件cadence allegro为例)
cadence allegro 电路设计当中的一些经验教训原创 2022-10-03 21:48:35 · 2069 阅读 · 0 评论 -
cadence allegro 对PCB 电源shape处理的技巧(shape edit mode)
在PCB电路设计当中肯定会使用电源平面给器件进行供电。当PCB上面的器件所需要的电平种类多且分布在PCB各个位置时就需要对电源平面进行分割,将完整的电源平面分割成许多块赋予不同的网络名,满足器件对不同电平的需要。电源平面在PCB中体现为某一层的动态铜皮或者静态铜皮类型的shape,如何快速编辑shape对电源平面的快速处理有着很大的帮助。cadence allegro shape edit mode在处理shape上面有很大的便捷性,在网上对于这个模式介绍的资料较少,故写下这篇博客。原创 2022-09-10 21:46:30 · 3717 阅读 · 0 评论 -
电子器件封装总结
电子器件封装总结前言电子封装常用封装分类发展进程TO封装(Transistor Outline)SIP封装(single in-line package)DIP封装(dual in-line package)PGA封装(Pin Grid Array Package)SOJ封装(Small Out-Line J-Leaded Package)SOP封装 小外形封装PLCC( plastic leaded chip carrier)芯片尺寸封装(Chip Size Packaging or Chip Scale原创 2022-03-07 19:39:37 · 4007 阅读 · 0 评论 -
Cadence allegro PCB快速自动创建差分对
当你需要走差分线时,需要把两个NET设置为差分对。如果你的差分对很多时,一个个设置差分对耗时费力。在原理图中,需要对差分信号合理的命名,使得能够更好地使用PCB系统自带的创建差分对的功能。1.如何创建一对差分对打开PCB的约束设置。选择electrical>net>routing>differenttial pair 就能够查看差分对网络。选择上方菜单objects>add to >differenttial pair 进入创建差分对的页面。你可以从左边框里选NET添加原创 2021-11-21 23:27:00 · 4385 阅读 · 0 评论 -
allegro pcb如何查找没有连接网络的走线,过孔
当信号线很多的时候,需要把信号先引出来,但是很多时候走线或者修线的时候,可能找不到某根线(前提是没有连接到具体的pin或者via上),或者查找没有连接的过孔,如果一个个去找是一个很痛苦的事。可以使用tools>quick report>dangling lins,via,antenna的功能,没有完整连接的走线将会显示在其中,点击走线的开始,结束坐标就能定位相应的走线,然后进行修改。...原创 2021-11-10 21:30:06 · 5374 阅读 · 0 评论 -
PSpice点击edit stimulation profile程序出错的问题
点击edit stimulation profile,capture软件就会卡死退出,这是文件存放的路径是中文导致的,将存放路径改成英文就能解决。原创 2021-07-16 12:39:18 · 502 阅读 · 0 评论 -
PSpice不收敛问题的解决方法(报错:Convergence problem in transient bias point calculation)
1.PSipce的不收敛问题最近学习cadence仿真时运行PSpice时会出现如下错误:观察下方工作区窗口,电路没有报错:报错的是瞬态分析的偏置点(电流、电压)不收敛:2. 发生不收敛的原因PSpice在分析过程中不收敛的根本原因是因为软件在电路分析时都是将电路的电流电压问题转换为方程组来求解,这些方程组分为线性方程组和非线性方程组。线性方程组可以采用直接消元法、高斯消元法和LU分解法等,非线性方程组更多的使用迭代法。而迭代法不可避免的会产生不收敛的问题。PSpice兼顾电路分析的精度和耗用原创 2021-07-05 19:58:30 · 8493 阅读 · 3 评论 -
Cadence17.2版本原理图绘制
Candence是一个大型的 EDA软件,它几乎可以完成电子设计的方方面面,包括ASIC设计、FPGA设计和PCB板设计。Candence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势,高校里也常用Candence软件进行电路设计。所以本次介绍的是利用Candence中的Capture CIS软件进行原理图的绘制。原创 2021-01-23 09:59:31 · 2124 阅读 · 0 评论