进击的触发器

基本RS触发器

RS触发器逻辑图

与非门构成的基本RS触发器特性表

R	S			解释
0	0	0	0	保持
0	0	1	1
0	1	0	1	置1
0	1	1	1
1	0	0	0	置0
1	0	1	0
1	1	0	不允许	约束
1	1	1	不允许

逻辑表达式：Q=(S`*Q`)`   Q`=(R`*Q)'

特征方程：（约束条件）

主要优点：基本RS触发器结构简单具有置0、置1和保持功能，它是构成各种触发器的基础。

主要缺点：RS触发器输出直接受输入信号控制，并且RS之间存在约束，其约束条件为RS=0，即不允许输入信号同时有效。

同步触发器

引入同步的两个原因：①增强电路的抗干扰能力；②协调数字系统中各部分工作，使触发器在同一时刻动作。

通常把同步信号叫做时钟脉冲信号或选通脉冲信号，简称时钟，用CP（Clock Pulse）来表示。

同步RS触发器

同步RS触发器电路结构

 当CP=0时，G3、G4被封锁，无论SR输入什么，G3、G4都输出1，进入下一级RS触发器此时和均为0，即处于保持状态

当CP=1时，同步RS的逻辑表达式和特征方程和基本RS逻辑表达式一摸一样

主要优点：电平选通控制，RS受CP同步电平控制，只有CP=1时RS才能进入，其抗干扰能力比基本RS触发器有所增强。

主要缺点：在CP=1时，基本RS触发器的缺点仍然存在，当R=S=1时，CP从1变为0触发器会出现竞争现象，而竞争结果状态不确定。

注：若CP=1时，RS分时撤销，则触发器状态由撤销后的信号决定，比如：R先撤销，那么此时的状态时R=0,S=1那么触发器则置1.

同步D触发器

同步D触发器电路结构

         将同步D触发器与同步RS触发器进行比较可以发现：只是在S端引出一个反相器把它加到R端，初次之外没有任何差别

将S=D和R=带入同步RS触发器的特性方程可得同步D触发器的特性方程：。

可以发现加入反相器之后R和S就不可能同时出现都等于0或等于1的情况，因此同步D触发器只有两个状态：置0和置1。（CP=0时，左边两个与非门都输出1，其后的基本RS触发器处于保持状态）

主要优点：CP=0时信号封锁，同步D触发器锁存住CP下降沿时刻的信息，CP=1时Q跟随D的变化。

主要缺点，在电平有效期间，仍然存在输入直接控制输出的问题。

主从触发器

主从RS触发器

        为了消除同步触发器在CP有效期间，输入信号直接控制输出信号的缺点，在同步触发器的基础上设计出了主从结构触发器。主从触发器在CP有效期间是能变化一次。

主从RS触发器电路结构图

         由图可知，主从RS触发器是由两级同步RS触发器构成，其中第二级时钟是由第一级的时钟加一个反相器得到。当CP=1时，主触发器打开，住RS直接控制主触发器的输出，但是由于从触发器的CP=0，从触发器呗封锁，接收不到信号，当CP=0时，主触发器的输出不再受RS控制，此时主触发器的输出由CP下降沿时刻RS的状态决定，即主触发器锁存住CP下降沿时刻RS的状态，此时从触发器打开，主触发器的输出直接控制从触发器的输出，由于主触发器被封锁住，此时相当于隔离了从触发器的输出和主触发器的输入，完美的解决了输入直接控制输出的问题。

        主从触发器是由两个同步RS触发器组成，因此其特性表、特性方程、状态图和同步RS触发器相同。

主从触发器特性方程：(约束条件)

优点：主从触发器从根本上解决了输入信号直接控制的问题

缺点：RS之间仍然存在约束

主从JK触发器

主从JK触发器电路结构图

 为了解决RS触发器输入存在约束的问题，在主从RS触发器的基础上加以改进，如上图所示。

        可以发现，与主从触发器比较，将主从RS触发器的Q和反馈到主触发器和门的输入端，并把S端改成J，把S端改成K(为了纪念Jack Kilby，德仪工程师，诺贝尔物理学奖获得者，发明第一块IC的人，同时还有Jack King的意思，触发器之王）也就是，即构成了主从JK触发器。     

        主从触发器的R、SZ之间由约束，是因为在CP=1期间，若从R=S=1,同时变成R=0，S=0，或在R=S=1期间，CP由1变为0时，将使触发器的输出状态不确定，因此RS不能同时为高电平。若利用触发器的输出Q和总是互补的特点将输出状态反馈到门的输入端，使CP=1时，门输入不在出现全1，输出同时为0的状态，这样就避免出现输出状态不丁，J，K可以同时为1而不受约束。

将代入可得JK触发器的特性方程：

 JK触发器和之前主从RS触发器的区别是JK触发器可以让输入同时有效，且根据JK触发器的特性方程，当J和K同时为1时  即翻转。

JK触发器主要的特点：

①J、K间无约束，CP下降沿状态更新；

②全能触发器，具有四种功能：保持、置0、置1、翻转；

③存在一次变化问题，要求在CP=1期间J、K保持不变； 

 一次翻转

主从触JK触发器一次变化波形图

 如图所示，在t1时序=0,=1,G7门被封锁，G8门打开，此时G7和G8门的输出为：

         以上分别是G7门的输出和G8门的输出，分析可知，G7门被封锁，K的变化将不再起作用，而J信号由0变1，G8门的输出从1变0，此时G`置1，此时若G7再变回0，G8输出1，主触发器处于保持状态，因此不会再翻转回来啦，本来应该置1的，但是由于G7被封锁了一直是1，G7变回0之后就回保持刚才的状态。

        如图t2时序，=1 =0，G7门打开，G8门被封锁，此时G8门输出为1，G7输出为,CP=1期间，当K从0变为1时，G7的输出从1变为0，Q`被置0，当G7变回0时，由于触发器的保持状态，Q`的输出状态将不变，本来应该保持 =1 =0结果由于高电平的干扰，触发器被误操作置0，产生误翻转。

        通过以上的分析可知，产生误操作的原因是触发器再CP=1期间，主触发器从保持到置位再到保持，从而再返回保持的状态时保持不是触发器时的状态而是干扰时置位的状态。 

 边沿触发器

        主从JK触发器由于存在一次变化问题，要求在CP高电平期间，JK的状态应保持不变，否则可能引起误翻转，为了提高工作可靠性，提高抗干扰能力，产生了边沿触发器。

        边沿触发器是主从触发器改进的电路，它的特点时只在CP脉冲上升沿或下降沿的瞬间， 触发器的根据输入信号的状态翻转，而在CP=0或CP=1期间，输入信号的变化对触发器的状态均无影响。

        边沿触发器有上升沿和下降沿两种触发方式。利用时钟上升沿触发的叫正边沿触发器；利用时钟下降沿触发的叫负边沿触发器。

        目前已用于数字电路中的边沿触发器有利用传输时间延迟的边沿触发器，维持阻塞触发器。

边沿D触发器

主从结构边沿D触发器

主从结构边沿D触发器电路结构图

 如图所示边沿D触发器时根据主从RS触发器改造而成，相比大家还记得主从RS触发器的主要特点，其优点是输入不在可以直接控制输出而是只在下降沿才会使触发器的状态发生变化，而缺点是存在RS=0的约束条件，而D触发器在解决基本RS触发器时采用的方法是在S端引出一条线接上反相器代替S，从而R和S不可能同时位0或1，从根本上解决了此问题。而边沿D触发器就是采用主从结构和D触发器结构的优点而集成的。它实际上就是只在下降沿改变触发器状态的D触发器。

特性方程为：和D触发器一样，但是触发条件变为下降沿。

TTL维持阻塞结构边沿D触发器

继承边沿D触发器

边沿JK触发器（边沿JK触发器与JK触发器的区别在于边沿JK触发器不存在一次变化问题）

集成边沿JK触发器

边沿JK触发器主要特点：

①CP边沿触发，在CP上升沿或在下降沿瞬间完成转台转换

②抗干扰能力极强，由于边沿触发器方式，只需保证在有效边沿到来前后一个极端的时间内信息不受任何干扰即可正常接受信息，因此工作速度很高。

③与RS触发其比较，都是两个驱动信号，但是边沿JK触发器不存在约束问题（输入也不可以直接控制输出，只在边沿触发）

④功能齐全，使用更加灵活。边沿JK触发器具备置0，置1，保持，翻转四个功能，对于触发器来讲，它是一个全功能型电路。 

总结

        触发器的各种类型是从基本RS触发器中演变过来的，围绕着基本RS触发器的两个缺点展开：①输入直接控制输出造成工作不稳定；②RS=0的约束条件；③电路的同步性。其中同步触发器就是使用时钟CP和与非门在解决了问题③，在一定程度上提高的电路的抗干扰性，但是在CP=1时仍然存在问题①，在同步触发器的基础上将两个输入端通过反相器做简单的改造构成了同步D触发器，从而在根本上解决了问题②；主从触发器主要是解决电路抗干扰能力，首先介绍的是基本RS主从触发器，解决了问题①，它也是在时钟信号CP的作用下工作，所以在一定程度上它也属于同步触发器的范畴，基本RS主从触发其虽然解决了问题①但是仍然存在问题②（此时边沿D触发器呼之欲出）于是在基本RS触发器的基础上引入输出的反馈构成了主从JK触发器，它具有四种功能分别是：保持，置1，置0，翻转。它的功能似乎已经非常完备，但是它却存在一个致命缺点：一次翻转。最后的边沿触发器彻底解决了基本RS主从触发器的约束条件问题即边沿D触发器（但只具有置0和置1两个功能），边沿JK触发器则通过外围运算电路来解决了一次翻转问题，至此触发器的进化基本完善。最后还有一个T和T‘触发器，均是在D触发器的基础上进行简单的改造。由于现在大部分都是集成器件，这几种触发器其实又可以加上简单的外围电路进行相应的转化，从而得到自己想要的触发器类型。