数字电路——触发器1（RS和钟控触发器）

最新推荐文章于 2025-04-16 10:30:56 发布
最新推荐文章于 2025-04-16 10:30:56 发布
阅读量6.8k 收藏 35
点赞数 26
分类专栏： 数字电路 文章标签： 触发器 fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_73354094/article/details/142731843
版权

触发器：能够存储一位二进制信息的基本单元电路称触发器(Flip-Flop)

特点：

  1. 具有两个能自行保持的稳定状态，用来表示逻辑状态的“0”或“1”。
  2. 具有一对互补输出。
  3. 有一组控制(激励、驱动)输入。
  4. 或许有定时(时钟)端CP(Clock Pulse)。
  5. 在输入信号消失后，电路能将获得的新状态保存下来
  6. 触发器接收输入信号之前的状态叫做现态，用Qn表示。触发器接收输入信号之后的状态叫做次态，用Qn+1表示

空翻：在一个时钟周期内触发器状态多次翻转的现象被称为“空翻”

一、RS触发器

1.1 与非门构成的触发器

1.电路结构

2.状态转化表

0与任何数相与都是0，即0&X=0，所以0与任何数经过与非门之后都得到1

当\bar{S}和\bar{R}同时为0时，{\bar{Q}}^{n+1}和Q^{n+1}与Q^{n}无关，输出恒为1，而一个数与它的非不会相等，所以此时被禁用

1与任何数经过与非门之后，得到的数是本身的相反数

当\bar{S}和\bar{R}同时为1时，Q^{n+1}由{\bar{Q}}^{n}取反，所以Q^{n+1}=Q^{n}，同理，{\bar{Q}}^{n+1}={\bar{Q}}^{n}，表现在电路上就是保持电位。

当\bar{S}=0，\bar{R}=1时，Q^{n+1}=1，表现为电路置位

当\bar{S}=1，\bar{R}=0时，Q^{n+1}=0，表现为电路复位

3.特征方程

根据卡诺图写出化简后的公式

Q^{n+1}=S+\bar{R}Q^{n}（\bar{S}+\bar{R}=1，即\bar{S}和\bar{R}不能同时为0）

4.时序图

1.2 或非门构成的R-S触发器

1.电路结构

2.状态转化表

类比于与非门R-S可得状态转化表

3.特征方程

根据卡诺图写出化简后的公式

Q^{n+1}=S+\bar{R}Q^{n}（S*R=0，即S和R不能同时为1）

4.时序图

RS触发器总结

与非门和或非门构成的RS触发器的特征方程：Q^{n+1}=S+\bar{R}Q^{n}

问题：(1)存在约束条件的限制;
⑵没有时钟信号，无法与其他部件同步工作。

所以引入时钟信号，这样就可以控制多长时间采集一次数据

二、钟控触发器

2.1 钟控RS触发器

加入时钟信号CP（Clock Pulse），当CP=0时，\bar{S}和\bar{R}都为1，电路状态不变。

也就是说钟控RS触发器在CP为1时采集信号，CP=0时不采集

1.电路结构

2.状态转化表

CP=0时，此时的输出与或非门RS触发器的状态转化表一样。

3.特征方程

Q^{n+1}=S+\bar{R}Q^{n}（S*R=0，SR同时为1时，两端都输出1）

4.状态图

5.问题

(1)仍然存在约束条件。
(2)在CP=1期间，只要R、S稍有变化，那么Q端也随之变化，存在“空翻”问题。

2.2 钟控RS触发器

 CP=0时，G7和G8都为1，与R和S的输入无关，{Q}'电路状态不变

1.电路结构

2.状态转化表

3.特征方程

Q^{n+1}=S+\bar{R}Q^{n}（S*R=0，SR同时为1时，两端都输出1）

4.时序图

在CP从1变到0时，\bar{CP}=1，{Q}'才传送到了从触发器，也就是说，在一个CP周期内，RS不变，此时就解决了空翻问题

2.3 D触发器

1.电路结构

2.状态转化

CP=0时，G3和G4为1，Q^{n+1}=Q^{n}

CP=1时，
D=0时,G3=1,G4=0，Q^{n+1}=0
D=1时,G3=0,G4=1，Q^{n+1}=1

3.特征方程

Q^{n+1}={D}（这时就没有了约束条件）

4.存在的问题

(1)存在“空翻”问题;
(2)只有一个输入端，逻辑功能简单。

2.4 维持阻塞D触发器

1.电路结构

2.状态转化表

CP=0时，G3=G4=1：Q^{n+1}=Q^{n}
D=0时，G6=1,G5=0；
D=1时，G6=0,G5=1

CP=1时，
D=0时，G6=1，G4=0，G5=0，G3=1；Q^{n+1}=0
D=1时，G6=0，G4=1，G5=1，G3=0；Q^{n+1}=1

所以，只有在上升沿的时候才检测D信号，避免了空翻问题

3.特征方程

Q^{n+1}={D}

4.状态图

2.5 JK触发器

相较于之前的最大特点就是加入反馈，以此消除钟控RS的约束；
而且之前的禁用情况变为了翻转

1.电路结构

CP=0时，电路状态保持不变

2.状态转化表

3.特征方程

Q^{n+1}={J}\bar{Q}^{n}+{K}Q^{n}

4.存在的问题

还是会空翻，为了消除空翻，引出主从JK触发器

2.6 主从JK触发器

1.电路结构

2.状态转化表

3.特征方程

Q^{n+1}={J}\bar{Q}^{n}+{K}Q^{n}

4.状态图

Q^{n}=0时，只要J=1就可以使Q^{n+1}=1，其他情况状态不变

Q^{n}=1时，只要K=1就可以使Q^{n+1}=0

5.特点

(1)有时钟信号，可以同步工作;
(2)没有约束条件;
(3)有两个输入端;
(4)解决了“空翻”问题。


但存在的问题是一次性变化问题（在CP为“1”期间，主触发器仅能翻转一次）


原因：状态互补的Q和Q分别引回了门G7和G8的输入，使门G7和G8总有一个是被封锁的

当Q=1时，由于\bar{Q}=0，所以J端不起作用，
若K=1，则{\bar{Q}}'=1，{Q}'=0；若K=0，则G7=G8=1，{\bar{Q}'}和{Q}'状态保持不变

在CP从“1”变为“0”后，主触发器的状态传送到从触发器

由于一次性变化问题，倘若在CP=1期间，叠加在J、K上面的干扰信号引起一次变化，那么将造成触发器的错误翻转。所以由 边沿型JK触发器代替主从JK触发器。

6.时序图

上升沿接收，每一次下降沿采集数据，00保持，01置0,10置1,11翻转

2.7 边沿型JK触发器

1.电路结构

CP=0时，G1,G1,G3,G6被封锁，\bar{S}=\bar{R}=1，所以Q^{n+1}=Q^{n}

CP=1时，

触发器处于自锁状态，所以Q^{n+1}=Q^{n}

CP从0变1，即CP上升沿时，触发器由保持状态不变进入自锁状态，所以Q^{n+1}=Q^{n}

CP从1变0，即CP下降沿时，G3、G6输出0，触发器解除自锁状态虽然G1、G2由于CP从1变0而被封锁，但其输出端S、R要经过一个与非门延迟才能变为1，所以在解除自锁的一刻，被基本RS触发器接收的R、S仍为CP下降沿到来之前的值，即:\bar{R}=\bar{K Q^{n}}，\bar{S}=\bar{J \bar{Q}^{n}}

2.状态简化表

00保持，01置0，10置1，11翻转

3.特征方程

Q^{n+1}={J}\bar{Q}^{n}+{K}Q^{n}

4.状态图

同JK触发器相同，Q^{n}由0变1需要J=1，由1变0需要K=1

5.时序图

下降沿时采集JK信号，

边沿型JK触发器不仅囊括了主从JK触发器的优点，

可以看到CP=1期间的信号震荡不会影响结果，解决了主从JK触发器震荡导致一次性变化，造成触发器的错误翻转的问题。

三、总结

  1. 去除约束条件，有两种方案：D触发器和JK触发器
  2. 如果想要解决空翻问题，使触发器变为主从触发器（维持阻塞D触发器的结构也类似于主从触发器）
  3. 对于主从JK触发器的一次性变化问题，使用边沿JK触发器（利用或非门避免产生一次性变化问题）

十七、基本RS触发器
集成电路相关内容
01-14 6万+
输出信号的状态就是（Q^(N+1) 次态） 同时刻输入信号的状态就是（S、R） 输出之前的状态就是（Q^N 现态）R是复位端，低电平有效，也就是当R为0时有效，当S为1（设置端无效）时，使得输出Q^(N+1)为0。S是设置端，低电平有效，也就是当S为0时有效，当R为1（复位端无效）时，使得输出Q^(N+1)为1。第二个与非门输入0和1，根据与非门真值表可知，Q^(N+1) 非输出为1。第一个与非门输入 1和0，根据与非门真值表可知，Q^(N+1)输出为1。输入R、S都为1，也就是复位端、设置端都有效时。
[从零开始学习FPGA编程-31]：进阶篇 - 基本时序电路-RS触发器（Verilog语言）
文火冰糖（王文兵）的博客
06-17 1979
作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录前言：第1章 基本RS触发器1.1 概述1.2 RS触发器的电路图组成1.3 /RS触发器的工作原理 1.4 RS触发器的真值表第2章 带时钟信号的同步RS触发器2.1 电路组成2.2 真值表2.3 Verilog代码复位Reset，置位Set是时序电路非常基础的两个功能信号，本文就讲探讨使用者两个基本信号的触发器，RS触发器。复位/置位触发器(R、S分别是英文复位，置位的缩写)也叫做基本R-S触发器，是
触发器电路仿真与硬件实现
m0_74216527的博客
11-21 3270
RS D触发器
触发器学习笔记
最新发布
weixin_73804415的博客
04-16 696
同时在基本RS触发器里面，当S=R=1 时，输出的状态是不确定的（可能是1也可以是0），主要原因是因为基本RS触发器本质上是两个与非门或者或非门相互补偿构成的，应该是对称结构，但是这两个与非门或者或非门其实是不完成相等的，这是由于构成门电路的元器件有温漂和零飘的概念，所以是不完全相等，这就存在了时延！当CP等于0，也就是在CP从1变为0这一时刻，从触发器开始工作，将主触发器的工作状态输入到从触发器，进而进行工作！当CP等于1，触发信号触发主触发器，使得这一刻的状态锁存在主触发器当中，从触发器不工作。
触发器及其电路分析
iosJohnson的专栏
11-10 9239
概述时序电路是数字逻辑课程的核心部分，也是学习后续硬件相关课程的重要基础部分，PC中的计数器、内存、倍频／分频器等都是典型的时序电路。前面学习的组合电路，电路的输出只与电路的输入相关，不具备保存数据功能，电路中也不允许存在回路。而在时序电路中，一大功能便是要求保存数据。时序电路通常分为Moore型和Mealy型，Moore型电路的输出只与电路的当前状态（就是存储的数据）相关，Mealy型电路则与电路
数字电路之RS触发器（与非门）
m0_59948873的博客
06-21 3万+
本文相关图片转载自。
数字电路基础---触发器
yishuihanq的博客
06-19 8552
触发器（Flip-Flop）也是数字电路中的一种具有记忆功能的逻辑元件。触发器对脉冲边沿敏感的存储单元电路，它只在触发脉冲的上升沿（或下降沿）瞬间改变其状态。在数字电路中可以记录二进制数字信号“0”和“1”。。。根据逻辑功能，触发器一般包括 RS 触发器、JK 触发器、D 触发器、T 触发器和 T’触发器。
我对于RS触发器的理解（数电）
热门推荐
aic1999的博客
05-04 8万+
最近在看<大话计算机>，遇到了没接触过的数电这一块....RS触发器，也有人叫它RS锁存器，用于实现“记忆”电路状态/数据功能的东西 。问过学过数电的人，有说触发器和锁存器对信号的触发方式虽然不同但是工作原理其实一样的，触发器是边沿变化，锁存器是电平变化....但是两者的逻辑图和原理都一样的，所以在这就不做区分了。首先RS触发器的逻辑电路图长这样：RS触发器可以用与非门实现或者用或非门...
基本RS触发器（SR锁存器）
qq_42747105的博客
01-30 4万+
RS触发器
触发器的应用实验以及完成对时钟控制RS触发器、JK触发器和主从钟控RS触发器、JK触发器的比较.docx
12-29
常见的触发器类型包括RS触发器、JK触发器、D触发器和T触发器，它们在数字系统中扮演着重要的角色，如数据存储、计数和时序逻辑电路的构建。 【RS触发器】 RS触发器（Set-Reset Trigger）是最基础的触发器类型，...
1.4时钟控制的触发器（钟控RS、钟控D触发器）
海珍小太阳的博客
10-23 1万+
几种中控触发器。 高电平有效。 现态0–>次态0时，只要置1功能无效即可；现态1–>次态1时，只要置0功能无效即可。 钟控RS触发器的波形图中，需要考虑CP的值，CP为0时，保持；CP为1时，正常工作。 钟控D触发器（或D锁存器） 当CP=1时，C、D相当于两个非门，D的输出为C的输入，所以C、D不可能同时为1，故消除了约束条件。 输出的次态与输入相同，相当于将数据存入了触发器，所以钟控D触发器又名D锁存器。 ...
【从零开始学习计算机科学】数字逻辑（七）触发器（FF）
AI科研社
03-07 1026
为实现这一设想，人们研制了各种边沿触发器，比如维持阻塞正边沿RS触发器、维持阻塞正边沿D触发器、利用传输延迟时间的负边沿JK触发器、利用CMOS传输门的上边沿D触发器、利用CMOS传输门的上边沿JK触发器。同步D-FF的逻辑功能是CP到来时（CP=1），将输入数据D存入触发器，CP过后（CP=0），触发器保存该数据不变，直到下一个CP到来时，才将新的数据存入触发器而改变原存数据。主从JF-FF的一次变化现象是指在CP=1期间，即便J、K输入信号有多次改变，主从JF-FF的的主触发器的状态仅仅只会改变一次。
钟控同步RS触发器PPT课件.pptx
10-22
由于钟控同步RS触发器具有稳定、可靠和易于控制等特点，在现代数字电路设计中，它是实现复杂逻辑功能不可或缺的基础。在设计更高级的数字系统时，钟控同步RS触发器能够作为构建更复杂逻辑电路的基石，如触发器链、...
RS触发器
soga235的博客
07-27 1412
RS触发器最简单的触发器是基本RS触发器，它由两个与-非门（或者两个或-非门）来组成 在正常工作时通常限制其工作条件为： 在正常工作的条件下，用式＋=1来约束两个输入端，称为约束条件。 RS触发器的原理应用，目前看到比较详细的内容参考； http://www.elecfans.com/book/story.php?id=621 ...
[转] 基本RS触发器
weixin_33736649的博客
12-19 1304
在触发器中，最简单的触发器是基本RS触发器，它由两个与-非门（或者两个或-非门）来组成。     图5.2.1（a）是由与-非门构成的基本RS触发器，由图看出，基本RS触发器有两个输入端(和)和两个输出端(和)，门G1和G2的组成有对称性， G1的输出经过G2的传输后回送到G1的另一个输入端，G2的输出经过G1的传输后回送到G2的另一个输入端，正是有了这样的反馈通道才使其具有了存储特性，也有别于...
【基础】RS触发器
外来物种
04-16 6万+
▪ RS触发器实验 RS触发器是时序电路中最基础的，所以务必学的透彻。 RS触发器，我们可以简单将它理解为一个存储单元，可以存储一位数据（0或者1）。 基本的RS触发器可以用两个 与非门 或者 或非门 实现： 此处我们利用两个 或非门 组成的RS触发器实验，先建立一个感性的认识，便于理解。 这个电路我们引出了 R端（橙色线），S端（灰色线）；同时 Q 连接上面的LED灯，`Q 连接下面的 LED 灯，便于查看实验结果。 电路搭建完成后，直接上电（如上图），...
钟控触发器（RS、D、JK、T）
狂放不羁霸的博客
09-19 9147
钟控触发器
数字逻辑之基本RS触发器
cordwood的博客
05-26 2万+
以前自学数电，学到触发器那部分，找了好多资料，然而看得还是一知半解，可能自己当时看不进去，也可能是自己太笨了。现在终于把触发器搞懂了一点，就自己写了这个，记录一下。 1、基本R—S触发器 上图是我自己动手画的一个R—S触发器。 R_n是一个低电平有效的复位端，R取reset的首字母，复位说白了就是置零。S_n是一个低电平有效的置位端，S取set的首字母，置位说白了就是置1。 1）当R_n取0，S...
钟控同步触发器（RS锁存器）
狂放不羁霸的博客
09-21 5146
同步触发器
rs触发器原理图
03-18
<think>嗯，用户想了解RS触发器的原理、结构和工作机制。首先，我需要回忆一下RS触发器的基本知识。RS触发器是数字电路中最基本的触发器之一，通常由两个逻辑门构成，比如与非门或者或非门。根据用户提供的引用，基本RS触发器有两种实现方式：使用与非门或者或非门，并且结构上有不同的画法。 用户提到了引用[1]和引用[2]，其中引用[1]提到基本RS触发器由两个与非门或两个或非门构成，正反馈闭合，也称为闩锁触发器。引用[2]则指出当R和S端同时输入有效信号时，输出状态不确定，需要避免这种情况。这些信息需要整合到回答中。 接下来，我需要解释RS触发器的结构，可能需要画图，但在这里只能用文字描述。例如，与非门构成的RS触发器，每个门的输出连接到另一个门的输入，形成交叉耦合。R和S是输入端，Q和Q非是输出端。然后要说明真值表，不同的输入组合对应的输出状态。 然后，工作机制部分需要分情况讨论：置位、复位、保持和禁用状态。特别是当R和S同时有效时的问题，比如与非门构成的触发器，当R=0和S=0时，Q和Q非都为1，这属于无效状态，引用[2]提到需要避免这种情况。 还需要注意不同实现方式（与非门和或非门）的有效信号电平不同。例如，与非门构成的触发器，低电平有效，而或非门构成的则是高电平有效。这点需要明确区分，避免混淆。 可能用户会混淆RS触发器的不同类型，所以需要明确结构差异。同时，要提到触发器的应用场景，比如存储一位二进制信息，构成更复杂的触发器的基础，但也要指出基本RS触发器的局限性，如存在约束条件（R和S不能同时有效），从而引出后续的改进型触发器，如钟控RS触发器或JK触发器。 在回答中需要引用提供的引用资料，特别是在提到结构和不确定状态的时候，添加引用标识。例如，当描述基本结构时引用[^1]，提到不确定状态时引用[^2]。 最后，生成的相关问题要围绕RS触发器的深入内容，比如不确定状态如何避免，结构差异，应用场景，以及与其他触发器的比较。确保问题能够引导用户进一步学习。 检查是否有遗漏点，比如时序图的分析，但用户没有提供具体图片，所以可能需要用文字描述。同时，确保使用正确的LaTeX格式，比如变量用$...$，独立公式用$$...$$，虽然这个回答可能不需要太多数学公式，但如果有方程或真值表，需要正确格式化。 总结回答的结构：先介绍定义和结构，分与非门和或非门两种实现；然后工作机制，包括各种输入情况；接着分析特性，如约束条件；最后应用场景。确保每个部分都清晰，并正确引用资料。</think>### RS触发器的原理及结构解析 #### 一、基本结构 RS触发器是最简单的时序逻辑电路之一，由两个逻辑门通过**交叉耦合**方式构成。根据逻辑门类型不同，分为以下两类： 1. **与非门构成**： - 输入为$\overline{R}$（复位端，低电平有效）和$\overline{S}$（置位端，低电平有效） - 输出为$Q$和$\overline{Q}$（互补输出） - 结构示意图： ```text ┌───────┐ ┌───────┐ │ ├─Q─────┤ │ │ 与非门│ │ 与非门│ └───┬───┘ └───┬───┘ │ │ ──┴── ──┴── R(复位) S(置位) ``` 2. **或非门构成**： - 输入为$R$（高电平有效）和$S$（高电平有效） - 输出同样为$Q$和$\overline{Q}$ - 电路结构类似，但逻辑电平有效性不同。 --- #### 二、工作机制 通过输入组合控制输出状态： 1. **置位（Set）**： - **与非门型**：$\overline{S}=0,\overline{R}=1$ → $Q=1$ - **或非门型**：$S=1,R=0$ → $Q=1$ - 功能：强制输出为逻辑1。 2. **复位（Reset）**： - **与非门型**：$\overline{S}=1,\overline{R}=0$ → $Q=0$ - **或非门型**：$S=0,R=1$ → $Q=0$ - 功能：强制输出为逻辑0。 3. **保持（Hold）**： - **与非门型**：$\overline{S}=\overline{R}=1$ → 保持原状态 - **或非门型**：$S=R=0$ → 保持原状态 - 功能：维持当前存储的值。 4. **禁用状态（Invalid）**： - **与非门型**：$\overline{S}=\overline{R}=0$ → $Q=\overline{Q}=1$（矛盾状态） - **或非门型**：$S=R=1$ → $Q=\overline{Q}=0$（矛盾状态） - **需避免此状态**，否则可能导致后续电路逻辑错误。 --- #### 三、核心特性 1. **记忆功能**：通过正反馈锁存数据。 2. **电平触发**：输入信号直接改变输出。 3. **约束条件**：禁止$R$和$S$同时有效（如与非门型中$\overline{R}$和$\overline{S}$不能同时为0）。 --- #### 四、应用场景 1. 按键消抖电路 2. 简单状态存储单元 3. 复杂触发器（如D触发器、JK触发器）的基础模块 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值