数字电路与逻辑设计(重邮集成电路考研专业课)

第一章

1. 考纲要求

        掌握二进制、八进制、十进制、十六进制及其转换方法,掌握常用编码及其表示十进制数的方法,掌握逻辑代数的逻辑运算、公式和规则,掌握逻辑函数及其表示方法,掌握逻辑函数的化简方法。

2.内容

  • 布尔代数:是用数学符号描述逻辑处理的一种逻辑形式,也称逻辑代数,又叫开关代数
  • 模拟量:具有时间和数值都连续变化的特点
  • 数字量(数字信号):时间和数值上离散变化
  • 数字量:常用电位的高低或脉冲的有无表示
  • 不归零型数字信号(高低电平表示)
  • 归零型数字信号(有无脉冲表示)
  • 数字电路特点:精度高、可靠性高、容易处理信息、保密性、快速
  • 数字集成电路特点:体积小、功耗低、可靠性高等特点
  • 集成电路可分为数字集成电路模拟集成电路。按集成度分为:小规模10~99、中规模100~999、大规模1000~9999、超大规模≥10000。按应用分类:通用型集成电路、专用性集成电路(ASIC)可编程逻辑器件(PLD)。按照有源器件及工艺类型的不同,分类为:双极型晶体管集成电路(速度高,驱动强,功耗大,集成度低;单极型MOS集成电路(NMOS、PMOS、COMS[集成度高、功耗小,速度不断提高,噪声小]);双极与MOS混合集成电路,又称为BiMOS集成电路
  • 数制(计数进位制):按进位的方法来进行计数。
  • 基数(计数进位制所用字符或数码的个数)
  • 位权值(数制中每个数位对应的位值)
  • 二进制运算简单:只需要定义加、乘两种基本运算便能实现其他各种运算。
  • 转化为十进制的方法为:采用按位权展开求和的方法
  • 十进制转化为二进制的整数部分 的方法为:短除法
  • 十进制转化为二进制的整数部分 的方法为:连乘取整法
  • 有权码:二进制码元都有确定的位权值的编码。无权码:没有确定的位权值的编码。
  • 编码:二元码序列和信息之间的一一对应关系的过程。
  • 二元码序列:若干个二进制码元顺序排列在一起。
  • 常用的编码:自然二进制代码、可靠性编码、二——十进制代码。
  1. 可靠性代码:检错码:能够检测信息传输错误的代码。纠错码:能够纠正信息传输错误的代码。最常用的可靠性代码有循环码和奇偶检验码。
  2. 反码:正数的反码还是等于原码;负数的反码就是它的原码除符号位外,按位取反。
  3. 补码:正数的补码等于它的原码;负数的补码等于反码+1
  4. 有权BCD码:8421码,5421码(最高位可产生对称方波输出),2421码(注意后两个BCD码)
  5. 无权BCD码:余3BCD码、循环码、余3循环码、移存码
  6. 余3循环码,自补特性。
  7. 2421BCD码是一种对9的自补代码,在运算电路中使用比较方便。
  8. 自补码:具有自补特性。

常用BCD码(特殊)

余3码

2421码

5421码

循环码

余3循环码

移存码

0011

0000

0000

0000

0010

0001

0100

0001

0001

0001

0110

0010

0101

0010

0010

0011

0111

0100

0110

0011

0011

0010

0101

1001

0111

0100

0100

0110

0100

0011

1000

1011

1000

0111

1100

0111

1001

1100

1001

0101

1101

1111

1010

1101

1010

0100

1111

1110

1011

1100

1011

1100

1110

1100

1100

1111

1100

1000

1010

1000

  1. 逻辑代数(布尔代数)是描述客观事务逻辑关系的数学方法,又称开关代数
  2. 复合逻辑:与非、或非、与或非、同或、异或等逻辑。
  3. 反演律(摩根定律)
  4. 三个规则:带入规则、反演规则(‘+’和‘*’互换,原变量和反变量互换)、对偶规则(‘+’和‘*’互换)
  5. 逻辑函数表达式两种方法:与或表达式(积之和式)、或与表达式(和之积)
  6. 逻辑函数表示方法通常有真值表(表格形式)、逻辑函数表达式(数学公式形式)、逻辑电路图(逻辑符号形式)、卡诺图(几何图形形式)及波形(动态图形形式)
  7. 对与或式和或与式,还有两种更为标准的形式,即最小项表达式和最大项表达项。
  8. 最小项性质(标准与或表达式):仅有最小项的值为1,其余的全部为0。全部最小项之和恒为1.任意两个不同的最小项之积恒为0.
  9. 项性质(标准或与表达式):仅有最大项的值为0,其余的全部为1。全部最小项之和恒为1.任意两个不同的最小项之恒为1.
  10. 同一逻辑函数的下标i相同的最小项和最大项是互补的
  11. 正逻辑体制:1表示高电位,0表示低电位。
  12. 负逻辑体制:1表示低电位,0表示高电位。
  13. 简化的目标:获得最简与或表达式。——简化逻辑电路,减少、器件数量,降低设备成本,提高设备可靠性。
  14. 卡诺图特点:采用循环码,满足相邻性的特点。

 3.补充

D,B,O,H——十,二,八,十六

不同数制间的转换

  1. R进制数转换成十进制:采用按位权展开求和的方法。

例子:(1110.011)₂=(1×23+1×22+1×21+0×20+0×2-1+1×2-2+1×2-3)=(14.375)10

  1. 十进制数转换成R进制

十进制整数转换成二进制整数——短除法,连除取余数法

十进制小数转换成二进制小数——短除法,连乘取整数法

  1. 二进制、八进制和十六进制的相互转换

二进制数转换成八进制数:以小数点为原点,分别向左右以每3位分组。

二进制数转换成十六进制数:以小数点为原点,分别向左右以每4位分组。

 编码:二元码序列和信息之间的一一对应关系的过程。

  1. 常用的编码
  1. 自然二进制代码
  2. 可靠性编码
  3. 二——十进制代码

(Gray Code)格雷码、单位距离码、反射码或最小误差编码等。——无权码

特点:相邻性、循环性。

典型的循环码的生成规律是以最高位互补反射,其余低位数沿对称轴镜像对称。

特点:抗干扰能力最强,采用循环码编码时,不仅可以有效地防止波形出现毛刺,提高电路的工作速度。

运用:角度变换器的每分钟转数和旋转方向等机械量转换为电量。

最简单的、最重要的一种检错码,能够检测出传输码组中奇数个码元错误,可以提高信息传输的可靠性。

编码方式:

奇检验:一种是使得一组代码中信息位和检验位中1的个数之和为奇数。

偶检验:使得一组代码中信息位和检验位中1的个数之和为偶数。

参考资料:

1.《数字电路与逻辑设计(第 2 版)》
2. 重庆邮电大学 2023 年硕士研究生入学 《数字电路与逻辑设计(808 )》考试大纲

  • 0
    点赞
  • 6
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
2021年重庆邮电大学的数字电路逻辑设计(a)卷主要围绕数字电路的基本知识和逻辑设计的基本原理展开。 首先,卷中的题目可能包括数字电路的基本组成,如与门、或门、非门等,并要求考生能够理解其逻辑功能和特点,并能够通过逻辑门的组合实现特定的功能。考生需要熟悉逻辑门的真值表和代数表达式,并能够根据题目要求进行逻辑门的组合。 其次,卷中可能会涉及到多级逻辑电路和时序逻辑电路的设计。对于多级逻辑电路的设计,考生需要了解这种电路的层级特点和级联实现的方法,能够通过逻辑门的级联实现特定的功能。对于时序逻辑电路的设计,考生需要了解时序逻辑电路的时钟、触发器等基本概念,并能够应用时钟信号和触发器来实现特定的功能。 另外,卷中可能会考查组合逻辑电路和时序逻辑电路的设计与分析能力。考生需要根据给定的功能要求,进行逻辑电路的设计,并能够对已有的逻辑电路进行分析和优化。这需要考生具备扎实的数字电路基础知识和设计思维能力。 最后,卷中可能会要求考生应用Verilog语言进行数字电路的描述和仿真。考生需要熟悉Verilog语言的基本语法和编程风格,并能够编写逻辑电路的Verilog代码,并进行仿真和验证。 综上所述,2021年重庆邮电大学数字电路逻辑设计(a)卷主要涵盖了数字电路的基本知识、逻辑设计的基本原理和Verilog语言的应用。考生需要具备扎实的数字电路基础知识和设计能力,并能够熟练应用Verilog语言进行逻辑电路的描述和仿真。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值