qq_46053908的博客

假如电流的频率是50Hz，电容容值为1.5uF，那么这个电容的容抗就是2100Ω。1、当施加一个10V的电压到如下高通电路时，由于频率f = 0 ，所以容抗无穷大，电压全部施加到了电容上，后面的负载上无低压通过，所以低频信号被滤掉了。2、如果施加一个10V的高频信号，由于f = ∞，此时容抗约等于0，电压全部施加到了负载上，所以高频信号可以通过。需要注意的是，由于本身电容也会有漏电流，所以当测量值很小的电源电流时，要考虑电容的影响。，其中ε是电介质的介电常数，S是极板的面积，d是极板间的距离。

Compatibility，电磁兼容性）：是指设备或系统在其电磁环境中能够正常工作，并且不会对该环境中的其他任何设备产生不可接受的电磁干扰的能力。这种干扰可以是由外部源产生的，如电力线、无线通讯设备等，也可以是设备内部的其他组件产生的。在芯片CP测试中，测试机分出的AGND和DGND 会单独的传输到针卡，之后设计针卡时可以将AGND的DGND再进行合并。1、在信号传输的过程中，数字电路会产生较大的噪声，而模拟电路对噪声比较敏感，将两者分开可以减少噪声对模拟电路的影响。2、地可以作为电路的零电位参考点。

如果两个信号（Signal1和Signal2）的TDR测量结果显示一个是3ns，另一个是4ns，这表明这两个信号在传输过程中存在1ns的延迟差异。ATE会计算信号从发出到接受回来4V的时间，进而得出信号在电路中传输所花费的时间，进而进行时间同步。在高精度测试中，信号的同步性。假如计算到的反射系数是1/3，那也就是说有1/3的信号在发出之后会被反射回来，和信号源叠加。那么此时信号源就会叠加一个2V的信号，此时信号源的信号就会变成4V，如下图。，反射回的信号会和信号发生源的信号产生叠加，产生信号畸变。

在实际应用中，假如芯片的引脚突然接触到高压，此时对电源的保护二极管就会导通，此时多余的电会流向VDD。而假如突然接触到负电压，那么多余的电流会流向地，这样，无论是高压还是负压，都不会有大量的电流流入芯片内部导致芯片损坏。假设设置ATE的电流为5mA，那么当电阻设置分别设置为1k和10k时，测试机会分别Force 5V和50V的电压来保持电流是5mA。，这样的高电压无疑对芯片是有损害的，有可能会打坏引脚。前面说到，如果通道是open的，那么测试机检测不到电流达到设定的值，就会认为负载很大，那么就会。