目录
GNU make介绍:
- GNU make是一种代码维护工具,其主要任务是根据Makefile文件定义的规则和步骤,完成整个软件项目的代码生成和维护工作。
- Makefile主要解决两个问题:
- GNU make将一个很大的软件项目的代码分开放在几个小的源文件中进行编译,只需要简单的执一下make命令即可;
- 在改动其中一个文件的时候,可以只对该文件进行重新编译,然后重新链接所有的目标文件,节省编译时间。
Makefile的基本规则介绍:
目标:依赖文件列表
<Tab>命令列表
- 目标通常是要产生的文件名称,目标可以是可 执行文件或obj文件,也可是一个动作的名称;
- 依赖文件是用来输入从而产生目标的文件,一个目标通常有几个依赖文件;
- 命令是make执行的动作,一个规则可以含几个 命令,每个命令占一行。
一个简单的Makefile实例:
main.c
#include "add.h"
int main()
{
int a = 1;
int b = 2;
int c;
c = add(a,b);
printf("%d + %d = %d\n",a,b,c);
return 0;
}
.add.h
#include <stdio.h>
int add(int a,int b);
add.c
#include "add.h"
int add(int a,int b)
{
int c;
c = a + b;
return c;
}
代码直接执行结果:
Makefile:
main:main.o add.o add.h
gcc main.o add.o -o main
add.o:add.c
gcc -c add.c -o add.o
main.o:main.c
gcc -c main.c -o main.o
clean:
rm main.o add.o -rf
执行时,直接输入make,Makefile会去执行第一条命令,这时发现main.o文件和add.o文件还未创建,因此,又会优先执行接下来的两条命令去生成.o文件。
执行make clean可以将.o文件清除(make + 对应的目标或动作,就会执行相应命令)。
Makefile的变量:
- 设定变量: 变量名=变量值 引用变量: $(变量名)
- Makefile中的变量是大小写敏感的,它们几乎可以在任何地方被引用,也可以做很多事情。
带变量的Makefile示例:
CC=gcc
obj=main.o add.o
main:$(obj) add.h
$(CC) $(obj) -o main
add.o:add.c
$(CC) -c add.c -o add.o
main.o:main.c
$(CC) -c main.c -o main.o
clean:
rm $(obj) -rf
Makefile中预定义的变量:
- GNU make有许多预定义的变量,这些变量具有特殊的含义,可在规则中使用。
- 下面给出一些主要的预定义变量,除这些变量外,GNU make还将所有的环境变量作为自己的预定义变量。
.
使用预定义变量的Makefile示例:
CC=gcc
obj=main.o add.o
main:$(obj) add.h
$(CC) $(obj) -o main
add.o:add.c
$(CC) -c $< -o $@
main.o:main.c
$(CC) -c $< -o $@
clean:
rm $(obj) -rf
强制使用指定文件作为Makefile文件:
- make -f filename;
- make命令默认去当前路径下查找;
- make可以通过-f强制指定某文件起作用。