傻白探索Chiplet，Chiplet Heterogeneous IntegrationTechnology—Status and Challenges（十四）

阅读了Chiplet Heterogeneous IntegrationTechnology—Status and Challenges这篇论文，是一篇关于Chiplet的综述，较为详细的概述了Chiplet的背景、优点、挑战，并对比了多种封装和互连技术，具体的一些记录如下：

一、Article:文献出处（方便再次搜索）

（1）作者

• Tao Li, Jinli Yan, Hui Yang, Zhigang Sun (国防科技大学)
• Jie Hou(海军研究学院)

（2）文献题目

• Chiplet Heterogeneous IntegrationTechnology—Status and Challenges

（3）文献时间

• Accepted：14 April 2020
• Electronics ，由MDPI在线出版（Multidisciplinary Digital Publishing Institute，SCI二区）

（4）引用

• Li, Tao, Jie Hou, Jinli Yan, Rulin Liu, Hui Yang, and Zhigang Sun. 2020. "Chiplet Heterogeneous Integration Technology—Status and Challenges" Electronics 9, no. 4: 670. https://doi.org/10.3390/electronics9040670

二、Data:文献数据（总结归纳，方便理解）

（1）背景介绍

• 摩尔定律自2000年以来出现了经济放缓的迹象。到2008年，对摩尔定律的预测与芯片的实际性能之间的相差15倍。丹纳德缩放定律在2007年开始显著放缓，在2012年几乎失效。
• 随着集成电路制造过程的复杂性的急剧增加，Tape out的成本大大上升，芯片性能和功耗的提高使其成本效益降低。工业界和学术界普遍认为，后摩尔时代的将很快到来。

（2）目的

• 虽然Chiplet技术已经得到了较为广泛的应用，但是在学术界，关于芯片技术的综述文章却十分稀缺且迫切需要，作者希望能够为从事下一代芯片的研究和设计的研究人员提供参考

（3）结论

• 本文针对Chiplet的优点、挑战、互连和封装技术、未来的发展趋势进行了概述

（4）主要实现手段

• Chiplet的优点

基于Chiplet的设计技术从三个方面解决上述问题得到了广泛的关注：

1. 首先，Chiplets试图将多个模块化芯片(模块化芯片的主要形式是die)集成为一个封装，通过内部互联技术开发专用异构芯片，它有效地解决了规模 、开发成本和周期等问题.
2. 其次，通过2.5D、3D等先进的封装技术，Chiplets实现了高性能的多片片上互连，提高了芯片系统的集成性，以及性能和功耗的优化。
3. 最后，模块化集成不仅有效地加快了开发速度，而且降低了开发成本和门槛。因此，芯片的研发注重算法和核心技术，大大提高了整体创新水平和能力。

与传统的印刷电路板（PCB）集成和单片ASIC集成相比，Chiplet的优点主要体现在技术、开发成本和业务等方面：

1. 技术方面：通过重组多个Chiplet，提高了芯片在性能和功耗方面的优化潜力。因此，它支持特定领域的定制。此外，Chiplet通过将处理器核心和存储芯片与3D堆叠技术相结合，提高了信号传输质量和带宽，缓解了“存储墙”问题。
2. 在开发成本方面，通常将多个Chiplet集成到一个大单片中。占据相对较低面积的Chiplet具有成本低、产量高的特点，可以有效地降低整体成本。除芯片制造成本外，研发成本逐渐占芯片总成本的很大比例。直接结合已知known-good-die（KGD），大大缩短了研发周期，节省了相对投资，降低了芯片的开发风险。
3. 在业务方面，有效地提高芯片的开发速度，降低相关的成本和障碍。此外，Chiplet生态系统的不断发展和改进，将加速新产业的产生。Chiplet的商业模式可能产生三种类型的业务角色，包括：
   1. 提供Chiplet模块的芯片供应商
   2. 集成Chiplet形成完整系统的芯片集成商
   3. 以及提供工具链和设计自动化服务的EDA软件

• Chiplet的挑战

1. 首先，统一的接口和标准对于异构集成系统至关重要。针对不同异构芯片的互连接口和标准的设计在平衡技术和市场主导地位竞争方面的性能和灵 活性方面面临着困难。
2. 其次，芯片的核心封装技术在性能、功耗、成本等方面都面临着挑战。
3. 第三，芯片设计需要解决的一个关键问题是，支持芯片设计和实现的电子设计自动化(EDA)工具链和生态系统是否完整和可持续。

Chiplet在性能、功耗和集成性方面都非常接近于单片ASIC芯片。综上所述，Chiplet在单片ASIC和PCB技术之间有很好的权衡，具有很大的发展潜力。

• 互连接口和协议

参考如下链接:

(30条消息) 傻白探索Chiplet，互连技术研究现状（七）_tilelink总线_好啊啊啊啊的博客-CSDN博客

• 封装技术

  

（a）Substrate：由于成本等因素而得到了广泛的应用。与传统的PCB类似，有机基板材料通过蚀刻工艺完成了布线连接，多个die可以通过wire bonding或flip-chip在基板上高密度连接，但会使得IO引脚的密度较低(芯片中的大部分引脚被电源占据)。因此，用于数据传输的引脚更加稀缺，全芯片的外部带宽也非常有限。此外，串扰效应还阻碍了单个引脚传输能力的提高。这些问题都会现限制D2D的传输带宽，影响高性能CPU的发展，其封装尺寸一般达到110mm*110mm

（b）Interposer：D2D的互连和通信是通过在subsrate和die之间放置一个额外的硅层来实现的。die和基底之间的连接是通过通过硅通孔（TSVs）和micro bumps实现的。由于micro bumps和TSV具有较小的bump match和tarce距离，基于硅插入器的封装技术提供了更高的IO 密度和更低的传输延迟和功耗，但材料和工艺成本更高。

（c）Silicon Bridge：是a和b的结合，在substrate上集成薄层（小于75微米）用于芯片间的连接，以达到性能和成本的平衡。silicon interposer分为两种：一种是passive，只包含连接电路；另一种是active，不仅包含连接电路，还集成了逻辑电路。虽然active的实施成本更高，但它比被passive 提供更灵活和可扩展的解决方案。

（d）RDL：在晶片表面沉积金属层和介电层，通过金属布线形成了一个再分配层，并在芯片外的松散区域上重新排列芯片的IO端口。由于RDL形成的金属布线的线宽和间距较小，从而提供了更高的互连密度。在Fan-out封装技术中，RDL可以通过缩短电路长度来提高信号质量，通过减少芯片面积来提高芯片集成能力。且扇出封装，垂直高度低，是无衬底的，成本较低，但布线资源收到RDL布线的限制。

（5）其他积累

• 美国国防部的“电子复兴计划”：强调开发一种新的技术框架，将不同功能的芯片裸片组合在一起，然后将它们匹配并结合到插入器上。它不仅以较低的成本将裸 片集成到芯片系统中，而且提高了整体的灵活性，减少了下一代产品的设计时间。
• ODSA：试图开发一个完整的架构接口堆栈，并创建一个Chiplet开放市场。通过定义开放的标准化接口，集成在Chiplet上的裸片可以互操作，支 持不同供应商的灵活组合，以构建更灵活的芯片系统。
• 传统上，IC设计师有两种方法来开发他们的下一代IC产品：
  • 主流的方法是将旧的设计直接转移到更小的工艺节点中，以获得更高的电路元件工作频率，从而获得更好的PPA。
  • 第二种方法是在同一个工艺节点下合并更多的功能块，以降低掩膜和EDA工具的成本
• 多芯片模块（MCM）技术出现于20世纪80年代，它已经体现了Chiplet的概念。MCM技术在一个基板或其他介质上连接多个芯片， 以满足复杂系统芯片的性能和功能要求。然而，MCM主要关注于底层的封装技术，并且没有考虑芯片异构集成的问题， 包括多级互连标准、接口、工具和生态等。

三、Comments对文献的想法 （强迫自己思考，结合自己的学科）

        我觉得写的还挺完整的，通俗易懂，我这样的小白菜都看懂了，好文。但是我有点纳闷难度AMD除了Zen 2就没有拿得出手的处理器了吗，尴尬.jpg，感觉一大半的成果都是Intel的（成果部分没写，因为我毕业论文会用到，万一查重查到我自己头上了咋办）。

四、Why:为什么看这篇文献 （方便再次搜索）

了解课题背景：

• 了解Chiplet现态和挑战
• 了解Chiplet互连和封装的一些基础背景

五、Summary:文献方向归纳 （方便分类管理）

Chiplet background

• advantages and challenges
• interconnection
• packaging
• application