- 博客(1)
- 收藏
- 关注
原创 3-8译码器之Verilog实现(Zynq-7000开发板)
题目:用Verilog设计一个3-8译码器,要求分别使用if-elsecase语句。输入端分别为三个拨码开关,确认键为按钮,其中三个为3-8译码器的输入,另一个为确认键,先按输入,再按下确认键,开始译码。...
2022-05-29 12:47:44
4702
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人