计算机组成与体系结构（软件设计师考试）

qq_49477533

已于 2023-04-07 11:19:05 修改

阅读量89

点赞数

文章标签：学习方法

于 2023-04-06 18:14:49 首次发布

本文链接：https://blog.csdn.net/qq_49477533/article/details/129995640

版权

内容提要

1、数据的表示、
2、计算机结构
3、Flynn分类法
4、CISC与RISC
5、流水线技术
6、存储系统
7、总线系统
8、可靠性
9、校验码

第一节数据的表示

1、进制的转换

R进制转十进制：按权展开

十进制转R进制：短除法

二进制转八进制（三位合一）及二进制转十六进制（四位合一）

2、原码反码补码移码

原码：将一个十进制数转换为二进制数，并且该二进制数的首位表示正负，0表示正，1表示负，不足八位的就在首位与二进制数中间用零填充。如-1的原码就是10000001
反码：原码在计算机中进行加减不能得到正确的答案，而反码的加减则符合事实，正数的反码为本身，负数的反码为其原码除首位不变外全部取反，即零变为一，一变为零
补码：正数的补码与原码相同，负数的补码即为其反码加一(补码的运算也符合正确答案)
移码：将正数和负数的补码首位取反，其余位不改变（移码的运算也符合正确答案)

各自数值范围：

3、浮点运算

浮点数的概念：浮点数即科学计数法，如1000=1X10^3; 其中，1为尾数，10为基数，3为指数。

计算步骤：计算机中浮点数的运算：当两个指数不等的浮点数相加时，计算机会把低阶浮点数的指数转化为高阶浮点数的指数，如：1.0X10^3+1.19X10^2,计算机会将1.19X10^2转化为0.119X10^3,然后作和，然后结果格式化(即通过指数的转化保证尾数必须为非零的一位数)如：0.1119X10^3+1.119X10^2;得到11.3019X10^3以后，要化为1.13019X10^4

第二节中央处理器（CPU）

组成：CPU由运算器和控制器组成

运算器：

控制器：

第三节计算机体系结构分类

第四节 CISC和RISC

第五节流水线

流水线的基本概念：

1.指令执行的流程：取指——分析——执行,注：指令执行步骤可能多于三步，应根据题意作答

2.流水线的概念：流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。各种部件同时处理是针对不同指令而言的，他们可以同时为多条指令的不同部分进行工作，以提高各部分的利用率和指令的平均执行速度

流水线周期以及执行时间：

流水线吞吐率计算：

流水线加速比：

流水线的效率：

该流水线的效率即为T0=24/KTk=60；等于0.4 注：所有步骤花费时间相等的指令执行的效率最高

第六节层次化存储器结构

注：内存存储外存的部分内容，cache存储内存的部分内容，CPU只处理cache中的指令，cache的作用是精简内存中重复出现的指令，提高CPU的执行效率，使得计算机的运算速度得到极大的提升；此外，结构中由上至下，速度越来越慢，但容量越来越大

第七节 Cache

注：CPU会在cache中寻找它需要的数据，如果不能找到，CPU就将前往内存中寻找，而chche的访问命中率就是CPU需要的数据在cache中被找到的比例，未能找到的数据CPU将前往内存中进行再次寻找

第八节主存

主存的分类

1.随机存取存储器：简称RAM，断电后所有数据都将清除，

有两类RAM：静态的(SRAM)和动态的(DRAM)，SRAM比DRAM速度更快，但价格也更贵。SRAM用来作为高速缓冲存储器(Cache)，DRAM用来作为主存及图形系统的帧缓冲区。SRAM将每个位存储在一个双隐态的存储器单元中，DRAM将每个位存储为对一个电容的充电，由于电容非常小，在10~100ms时间内会失去电荷，所以需要周期性地刷新充电以保持信息

2.只读存储器：简称ROM，断电后仍然能够存储信息

主存的编址

概念：主存的编址就是把许多块芯片组成相应的存储器

注：一般表示方式如上图，其中左图一中的8表示它有8个地址空间，4表示每一个地址空间存储了4位的信息，而两个图一则可以拼接为图二、图三

编址相关计算：

图注：其中H表示十六进制，存储单元数量等于大的内存地址减去小的内存地址再加上一；K=1024，第一个空即为存储单元数量除以1024

第九节磁盘结构与参数

注：磁道一般分为许多个小的扇形区，即物理块，磁头在依次读取这些物理块时(磁头必须依次读取)，会在读取的同时将其存放进缓存区，缓存区可以是单个，也可以是多个，存放完成后会在缓存区花费时间进行处理，处理期间磁头的读取不会停止，因此，如果缓存区过少，就会出现：读取一个物理块花费了一个周期甚至更长的时间。

磁盘调度管理中，先进行移臂调度寻找磁道，再进行旋转调度寻找扇区

第十节总线

概念：总线是连接计算机有关部件的一组信号线，是计算机中用来传送信息代码的公共通道。

总线的分类

1.内部总线：微机内部的，各个外围芯片与处理器之间的总线，属于芯片级别

2.系统总线：系统总线即为各个插线板和系统板之间的总线；包括

(1)数据总线：如32位，64位等一次性能够传输的位

(2)地址总线：假设该计算机的地址总线为32位，那就代表它的地址空间为2^32个字节

(3)控制总线：发送相应的控制信号的总线

3.外部总线：即微机和外部设备的总线
注：总线上的多个部件之间只能分时向总线发送数据，但可以同时从总线接收数据

第十一节系统可靠性分析与设计

1、串联系统(一个子系统失效则全部失效)

可靠性计算：图中R即为可靠性，λ为失效率等同于1-R

2、并联系统（少数子系统的失效将不会影响整个系统）

可靠性计算：图中R即为可靠性，λ为失效率等同于1-R

3、模冗余系统与混合系统

图片解释：数据输入n个子系统中，它们各自得出自己的结果，然后汇总到表决器，表决器将遵循少数服从多数的原则，输出大多数子系统得到的那个答案然后进行输出

第十二节差错控制——CRC与海明校验码

检错与纠错：

检错：将错误检查出来

纠错：将错误检查出来的同时并进行纠正

码距及其作用

1.码距的概念：指整个编码系统中任意两个码字的最小距离,如A变化X个位得到B，则X就为码距，如：若使用2位长度的二进制编码，若以A=11，B=00为例，A,B之间的最小码距为2

2.码距的作用：增大码距能够起到检错的作用，因为数据在传输的过程中如果链路出现了

问题，那么将会使得接收到的二进制数发生变化，若码距过小，则很可能造成信息的混淆，增大码距就使得被改变的二进制数混淆信息的概率极大的降低;若码距再进行增大，则能够起到纠错的作用，因为数据链路出错的概率比较低，只能造成传输中极少二进制数的改变，我们可以根据该传输失真的二进制数中大部分二进制数的构成来进行推断，推断出结果就达到了纠错的目的。

注：在一个码组内为了检测e个误码，要求最小码距d应满足：d>=e+1

在一个码组内为了纠正t个误码，要求最小码距d应该满足：d>=2t+1

循环冗余校验码——CRC (仅可检错无法纠错)

1.CRC的概念：在对信息进行编码的时候在其尾部加入一些校验信息，让编码后的数据能够与循环校验码的生成多项式相除余数为零，若不为零则说明传输过程出现了错误，其中，原码加上(增添在右方)校验信息加(做加法)上余数所得的码即为CRC，

注(1)：生成多项式是一个二进制数，如"X^4+X^3+X+1",这个生成多项式实际上就是二进制数11011；在相除时，需在原码后方添加一些0，添加的0的个数等于生成多项式的位数减去1，增加的0即为校验信息。

注(2)：二进制的除法与算术除法相似，唯一不同的是所得除数在作减法时，减得的值要取绝对值，即0-1=1；这样使得整个除法运算中不存在借位。

海明校验码

1.概念：海明码是一种利用奇偶性进行检错和纠错的校验码，是一种插入到信息中的编码，一般为多个码，其插入的位置满足规律：2^r>=x+r+1；其中，x为信息的二进制数的位数，r为校验码的个数，而插入信息的位置则是2^r-1，2^r-2……2^0;如r=3时，校验码就插在1，2，4位置

2.校验码的计算：如信息1011，根据公式得出其校验码分别放在1，2，4位，因此其海码将有7位数，其中3，5，6，7位即为信息位，将3写为2^0+2^1;将5写为2^0+2^2.......将四个信息的位数用此方法表示以后可得到校验位的值的计算公式：r0=i4&i3&i2；r1=i4&i3&i1.r2=i4&i3&i2；其中，r表示校验位的值，且从0开始计数；在信息位被2^表示以后，将都有2^2的信息位进行异或操作并将值赋给r2，将都有2^1的信息位进行异或操作并将值赋给r1，ro也一样操作，&符号即为异或，在异或操作中，二者值相同即等于1，不同即等于0，而ix则是将其信息位施以一种运算：信息位所处的位置为奇数就将其赋值为1，信息位所处的位置为偶数就将其赋值为0，因此i4=1，i3=0，i2=1，i1=1；

3.海明校验码的作用：将信息转换为海明校验码形式以后，我们就能进行纠错，如信息1011，其海明校验码的正确形式为1010101，若收到了1011101，我们可以将两个数的校验码位的数提取出来，并在对应位置进行异或运算，如该例得到了001，则说明第1位'(左数第一个信息位)出错了,若得到了010，则说明第二个信息位出错了。