- 博客(3)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 时序基础概念
建立时间裕量建立时间裕量 = 采样时钟周期时间+ 时钟网络延时时间—输出信号正常时的时间 — 数据到达下一级寄存器输入端口的其他延时时间— 下一级寄存器的时间。
2021-07-12 22:29:35
381
原创 CPLD和FPGA的区别
下面我们整理一下CPLD和FPGA的主要区别：1） CPLD的逻辑阵列更适合可重复编程的EEPROM或Flash技术来实现。而FPGA显然是利用SRAM技术更合适。2） 由于是EEPROM或者Flash工艺决定了CPLD是有一定的擦写次数限制的。而FPGA在实际使用中几乎可以说是无配置次数限制。3） CPLD由于采用的是EEPROM或者Flash工艺所以配置掉电后不丢失，也就不需要外挂配置芯片。而FPGA采用的是SRAM工艺，配置在掉电后就没有了，因此需要一个外部配置芯片。4） CPLD的安
2021-07-07 14:32:22
8231
原创 Xilinx FPGA 配置模式
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录 前言 一、主模式 二、从模式 三、JTAG模式 总结前言根据FPGA能否主动加载数据分为：主模式、从模式以及JTAG模式。典型的主模式都是加载片外非易失(断电不丢失数据)性存储器中的配置比特流，读取配置数据所需的时钟信号(称为CCLK,通过FPGA芯片的CCLK引脚发出)由FPGA内部产生,且FPGA控制整个配置过程。从模式需要外部的主智能终端(如处理器、微控制器或者...
2021-07-06 21:13:20
1134
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人