【计算机组成原理】补天

注:仅用作应试复习,个人整理,不保证正确与全面
1.计算机系统层次结构
虚拟机器M4:高级语言机器,用编译程序翻译成汇编语言程序
虚拟机器M3:汇编语言机器,用汇编程序翻译成机器语言程序
虚拟机器M2:操作系统机器,用机器语言解释操作系统
传统机器M1:传统语言机器,用微程序解释机器指令
微程序机器M0:微指令系统,用硬件直接执行微指令
2.冯诺依曼体系结构特点
计算机由控制器,存储器,运算器,输入设备,输出设备五大部件组成;
指令和数据同等地位地被储存到存储器中,可以按地址寻访;
指令和数据由二进制数表示;
指令由操作码和地址码表示;
指令在存储器中按顺序存放,通常按顺序执行;
机器以运算器为中心,输入输出设备与存储器间的数据传送由运算器完成;
3.机器字长
计算机一次能处理的数据位数;
4.总线的传输周期包括哪几个阶段?
申请分配,寻址,传数,结束
5.集中式总线控制优先权仲裁方式及其特点?
@链式查询:只需很少几根线就能按一定次序实现总线控制,易扩充设备,但对电路故障敏感,且优先级低的设备很难获得请求
@计数器定时查询:计数器的初值可由程序设置,故优先次序可变,增加了控制线数,控制复杂
@独立请求:响应速度快,优先次序控制灵活,但控制线数多,总线控制更复杂.
6.串行并行传输的区别和特点(串远并近)
串:一条线上按位依次传输,线路成本低,但速度慢,适用于远距离的数据传输
并:所有数据位同时传输,速度快成本高,适用于近距离高速传输
★7.同步异步通信的主要区别?两种方式下双方如何联络?
同步:统一时钟,总线上所有设备按同一时序和传输周期进行信息传输;
异步:(主设备提出交换信息的请求信号,从设备发出回答信号)不统一时钟,具体联络方式有不互锁,半互锁,全互锁三种.不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高
★8.试比较SRAM,DRAM
同样大小的芯片中DRAM集成度远高于SRAM;
DRAM行列地址按先后顺序输送,减少了芯片引脚和封装尺寸;
DRAM功耗小于SRAM(?),速度低于SRAM(√),价格低于SRAM(√),容量大于SRAM(?),存取周期长于SRAM(√);
DRAM需要再生;
9.存储芯片内的地址译码方式及其特点和应用场合?
线选法:适用于地址较少的芯片,只需经过一个方向的译码即可选中某一存储单元
重合法:适用于地址较多的芯片.地址线分行列两组
10.刷新是什么?及其方式?
电容电荷易流失,必须每隔一段时间进行逐行刷新;
集中刷新:在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作。这段时间称为“死时间”
分散刷新:对每行存储单元的刷新分散到每个存取周期内完成
异步刷新:是前两种方式的结合，既可缩短“死时间”，又充分利用最大刷新间隔
11.海明码k位检测位,n位待检测,需要满足何关系?
2^k>=n+k+1;
12.多体并行存储器是?编址方式?
多体并行系统就是采用多体模块组成的存储器。每个模块有相同的容量和存取速度，各木块各自都有独立的地址寄存器（MAR）、数据寄存器（MDR）、地址译码、驱动电路和读/写电路，他们能并行工作，又能交叉工作。
 高位交叉：高位地址可表示体号，地位地址为体内地址
 低位交叉：地位地址用来表示体号，高位地址为体内地址
★13.为什么使用Cache?
在多体并行存储系统中由于I/O设备向主存请求的级别高于CPU访存，而CPU的运算速度又大大超出了主存的速度，致使CPU空等一段时间，降低了CPU的工作效率，为了避免CPU与I/O设备争抢访存，在主存和CPU之间加一级缓存Cache，不必空等影响效率。
14.主存-Cache管理中三种地址映射的方法，并分别给出在三种地址映射下，主存地址划分
@直接映射(对号入座)
|主存字块标记|Cache字块地址|字块内地址|
@全相联映射(空位随意坐)
|主存字块标记|块内地址|
@组相联映射(按号分组,组内随意坐)
|主存字块标记|组地址|块内地址|
15.IO地址码的编制方式?
统一编址(和主存一起),不统一编址
16.IO控制方式及特点
@程序查询方式:是主机与I/O串行工作。CPU启动I/O后，若设备准备就绪，CPU便转入处理I/O与主机间传送信息的程序；若设备未做好准备，则CPU反复查询，“踏步”等待直到I/O准备就绪为止。可见这种方式CPU效率很低
@中断方式:主机与I/O并行工作。CPU启动I/O后，不必时刻查询I/O是否准备好，而是继续执行程序。当I/O准备就绪时，向CPU发中断请求信号，CPU在适当的时候响应I/O的中断请求，暂停现行程序为I/O服务。这种方式消除了“踏步”现象，提高了CPU的效率
@DMA:主机与I/O并行工作，主存与I/O之间有一条直接数据通路。CPU启动I/O后，不必查询I/O是否准备好，当I/O准备就绪后，发出DMA请求*，此时CPU不直接参与I/O和主存间的信息交换，只是把外部总线（地址线、数据线和有关的控制线）的使用权暂时交赋予DMA，仍然可以完成自身内部的操作（如加法、移位等），故不必中断现行程序，只需暂停一个存取周期访存（即周期挪用），CPU的效率更高
@*通道方式:*CPU把部分权力下放给通道，由它实现对外围设备的统一管理和外围设备与主存之间的数据交换，大大提高了CPU的效率，但它是以花费更多的硬件为代价

做题所得