对于不同的PHY芯片,MDIO接口的时序是通用的,所以写一个驱动即可。
关于MDIO接口时序的学习
Management Interface描述了MDIO。
MDIO外接了一个上拉电阻1.5k(开发板是4.7k)。在idle和turnaround状态下,把MDIO上拉拉到高电平。一个主控芯片可以连接多个PHY芯片,他们的MDIO接口可以进行复用。当硬件在复位的时候,会给PHY芯片分配独一无二的地址。
上表为传输的帧格式。
读时序,可看出FPGA在上升沿采集数据。
读时序图
时间要求