fpga千兆以太网的学习3

MDIO接口是管理PHY芯片的关键,其时序通用,允许一个主控芯片复用连接多个PHY芯片。在读取时序中,数据在FPGA上升沿被捕获。在硬件复位时,PHY芯片会获得独特地址。了解MDIO帧格式和时间要求对于驱动编写至关重要。
摘要由CSDN通过智能技术生成

对于不同的PHY芯片,MDIO接口的时序是通用的,所以写一个驱动即可。

关于MDIO接口时序的学习

 Management Interface描述了MDIO。

MDIO外接了一个上拉电阻1.5k(开发板是4.7k)。在idle和turnaround状态下,把MDIO上拉拉到高电平。一个主控芯片可以连接多个PHY芯片,他们的MDIO接口可以进行复用。当硬件在复位的时候,会给PHY芯片分配独一无二的地址。

 

 

上表为传输的帧格式。

 

读时序,可看出FPGA在上升沿采集数据。

读时序图

 

时间要求 

 

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值