计组
文章平均质量分 75
半截詩
这个作者很懒,什么都没留下…
展开
-
基于开源的 RISCV 核 piRV32,搭建一个完整的片上系统(SOC)。学生需要进行硬件设计、软件编程,并验证系统的正确性。在本实验报告中,将详细介绍实验的设计流程、实验环境以及实验原理。
模块定义了处理器核与外部环境之间的输入输出接口,包括时钟信号(clk)、复位信号(resetn)、陷阱信号(trap)、存储器读写控制信号和数据信号(3)原创 2024-01-11 00:52:26 · 1244 阅读 · 0 评论 -
verilog单条指令RISC-V处理器(ori的实现)
verilog单条指令RISC-V处理器原创 2022-12-21 13:00:59 · 390 阅读 · 0 评论 -
vivado入门
vivado入门之代码理解原创 2022-11-30 15:02:18 · 624 阅读 · 0 评论 -
计组第五章:中央处理器
计组第五章:中央处理器原创 2022-11-16 17:09:57 · 969 阅读 · 0 评论 -
地址指令格式
指令,机器,存储字长概念,指令格式原创 2022-10-23 23:19:26 · 1662 阅读 · 0 评论 -
指令格式知识点(指令字长,机器字长,操作码字长)
计算机组成原理基础知识-指令格式原创 2022-10-19 16:43:30 · 3337 阅读 · 0 评论