目录
一 .(实训简介)
本实训将提供一个完整的数字逻辑实验包,从Logisim新手实验,到真值表方式构建7段数码管驱动电路,逻辑表达式方式构建四位比较器,多路选择器,利用同步时序逻辑构建BCD计数器,最终集成实现为运动码表系统,实验由简到难,层次递进,从器件到部件,从部件到系统,帮助同学们了解数字逻辑设计的全过程。实验框架设计:谭志虎;框架优化、在线测试制作、项目维护:曾西洋。
功能要求: 输入:4个按钮。输出:4个7段数码管显示数字。 具体功能: (1)当按下Start时,计时器清零,重新开始计时; (2)当按下Stop时,计时器停止计时,显示计时数据; (3)当按下Store时,若当前计时数据小于系统记录,则更新系统记录,并显示当前计时数据;否则不更新系统记录,但显示系统记录。 (4)当按下Reset时,复位,计时=0.00, 系统记录=99.99。
二.(项目内容介绍)
第1关:7段数码管驱动电路设计
第2关:2选1选择器设计(1位)
第3关:2选1选择器设计(16位)
第4关:无符号比较器设计(4位)
第5关:无符号比较器设计&