八路数字抢答器设计

 功能简介

        本次所实现的功能是：设计由主持人控制具有优先抢答、定时抢答、抢答报警功能的多路抢答器电路，利用数码管分别显示抢答者的编号及抢答时间。可同时供8名选手进行抢答的多路抢答器，设置主持人控制开关，用来控制电路清零和抢答开始。抢答器具有定时抢答功能，其时间可由节目主持人自行设定。当主持人启动“开始”键后，蜂鸣器报警，并立即进行倒计时显示；若有选手抢答，则倒计时停止，数码管分别显示抢答选手的编号和当前时间，并保持不变直到主持人将系统清零为止，同时电路发出声响表示抢答完成。此外，电路禁止其他选手继续抢答；抢答开始后，如果抢答时间到，却无选手抢答，则电路进行报警，表示抢答时间结束。

 模块讲解

 

 编码锁存电路的设计

      编码电路的功能是将抢答选手的编号编码成3位二进制代码送给锁存电路，同时输出一个标志信号给控制电路，表示已有选手抢答；锁存电路的功能是锁存最先抢答的选手编号，使其他选手抢答无效。编码电路选用优先编码器74LS148；我认为这个设计最重要的就是锁存电路的设计，锁存电路是这个设计的成败关键，关于锁存上网搜可以有很多方法，（可以采用专用的锁存器如74LS373）我这里用的是cd4511的管脚，74LS148为8线-3线优先编码器，利用其8个输入信号对应8位选手。当有选手按下抢答按钮时，编码器使能输出端EO由0变为1，控制电路接收到该信号后立即产生一锁存信号LE脚。

      实验仿真中总存在锁存不成功的问题，关于锁存更重要的是信号的延时，当译码器接受到ABCD管脚的信号已经做出反应并且在数码管已经显示的时候，如果锁存信号没有及时到达cd4511的LE管脚数码管可能显示的并不是最先抢答的选手编号造成错误。但是如果在ABCD管脚没收到信号之前，锁存信号已经输入到LE管脚，那么不论是几号选手抢答cd4511输出一直是，数码管显示的也是0，锁存信号的延时非常重要，直接关系到系统的成功运行与否。

控制电路的设计

       根据前面各个单元电路的要求和需要，控制电路需要实现的功能是：（1）产生三种不同情况下的高电平报警信号；（2）在定时时间内有选手抢答时产生锁存信号。

      功能（1）可以通过集成单稳态触发器实现，我在这里用的是74ls123实现的，至于74ls123的功能表上网查一查一大堆,他的作用就是为了在条件下产生一个时间可控的电平段使蜂鸣器能产生段时间报警。（proteus仿真的时候74ls123的时间需要右键编辑属性调整）。

      功能（2）可以通过一个D触发器实现。当有选手抢答时，编码电路输出的EO由0变为1，即产生一个上升沿，将它作为D触发器的时钟信号，则D触发器的输出信号即为锁存信号。

定时电路设计思路

      定时电路即为一个倒计时电路，可选择两片十进制同步加/减计数器74LS192，通过级联实现0～99s的定时。

      这里以定时时间30秒为例进行说明。首先将两片74LS192进行级联，十位及个位74LS192的预置数据分别为0011和0000，置数信号由主持人控制开关产生。当有减时钟信号到来时，定时电路从30开始进行减计数直到00。

      减时钟产生电路由以下3种信号共同控制：秒脉冲CP、减计数到零产生的借位输出信号TC（或计数输出为00时产生的状态信号）和有选手抢答时产生的信号LE。当定时时间到或有选手抢答时减时钟停止产生。

仿真图示

（1）编码锁存部分仿真

 途中U2·E就是信号的延时处理，实际连接中可能会用到多个非门延时处理根据实际情况而定。
（2）计时部分仿真

设计心得：为了实现这简单的抢答系统花了将近一周时间，是对我数字电子技术的学习的一次系统考察，从查找资料到仿真设计再到实物搭建确实能学到很多课本上学不到的知识，也是对我动手能力的一次提高的机会，当然这只是我的一次课程实验设计也是我第一次发csdn，我只是一个小白，对各位大佬来说我做的东西太基础了，我分享一下我的学习的过程希望能对别的人有一点学习上的帮助就最好不过了

最后的最后，支持还是希望各位大佬支持一下的，希望各位萌新大佬多多打赏，关注，点赞，第一次发表文章或许有很多不足希望各位大佬补正支持。因为仿真的图太大了截不全，如果想要仿真图的请私信我(微信gwl010713  qq2817045184）