数字逻辑 - 复习

Tips

二进制系统的两个数字1和0是一个开关量，它们的电平称为逻辑电平

TTL型数字电路：2~5V代表逻辑1，0~0.8V代表逻辑0

CMOS型数字电路：2~3.3V代表逻辑1，0~0.8V代表逻辑0

数字电路是一种开关电路，又称逻辑电路，可用逻辑函数来描述

常用的硬件描述语言有AHDL、VHDL、Verilog等，它们采用高级语言来表示逻辑函数的输入输出关系

三态门的输出有逻辑1、逻辑0、高阻抗

74LS138能正常工作，使能端必须满足G1=1，G2=0，G3=0

8:3线优先编码器（74LS148）的输出是二进制数的反码

四位比较器（74LS85）的输出信号中，只有一个是有效信号，呈现高电平

七段数码显示管中，共阴极电路的所有发光二极管输出端均是逻辑0 / 接地

由各种门电路组合而成且无反馈的逻辑电路，称为组合逻辑电路

组合逻辑分析就是根据已知的逻辑电路图，找出其输入输出关系，确定在什么样的输入取值组合下，对应的输出为逻辑1

常用的组合逻辑分析方法有逐级电平推导法、波形图法、真值表法、列写布尔表达式法

在组合逻辑电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象称为竞争冒险

组合逻辑设计就是根据课题要求确定电路的逻辑功能，画出实现该功能的逻辑电路图

组合逻辑设计步骤分逻辑问题描述、逻辑函数简化、逻辑函数变换、画逻辑图四步

MUX称为数据选择器、多路开关、多路转换器

译码器中，每输入一组不同的代码，只有一个输出呈现有效状态

常用的译码器组件有2:4、3:8、4:16线译码器和用于BCD码译码的4:10线译码器

编码器实现一对多译码

加法器是对二进制数进行运算处理的构件

时序逻辑电路具有记忆功能

锁存器或触发器在电路上具有两个稳定的物理状态

锁存器靠电位工作，而触发器则靠脉冲边沿工作

触发器除用作寄存器、计数器、分频器外，还可用作定时脉冲产生器和控制器

触发器异步置0，与控制输入和时钟脉冲无关

1. “1”和“0”的不同波形表示

 

2. 脉冲参数

脉冲幅度：从基准线到高电平的电压值

上升时间：从脉冲幅度的10%到90%的时间

下降时间：从脉冲幅度的90%到10%的时间

脉冲宽度：上升沿50%到下降沿50%的时间，是脉冲持续时间的度量

 周期性波形的频宽比（占空系数）：脉冲宽度和脉冲周期之比的百分数

3. 数制

按进位的原则进行计数，称为进位计数制

4. 编码

二进制码

a. 自然二进制码：结构形式与二进制数完全相同，有权码

b. 循环二进制码：任何相邻的两个码字中，仅有一位代码不同，无权码

格雷码：任何两个相邻的代码只有1个二进制位不同，其余3个二进制位相同，是一种循环码

自然二进制码与典型格雷码之间的转换：

 二 -- 十进制码（BCD码）

有权码

8421码：当两数相加的和大于9时需要对运算结果进行加6修正

无权码

余三码：由每个8421码加上0011形成。在将两个用余三码表示的十进制数相加时，能正确产生进位信号，但对“和”必须修正

BCD格雷码

5. 三态门

逻辑门的输出有三种状态：高、低电平，高阻抗状态

高阻态相当于隔断状态。三态门都有一个控制使能端，来控制门电路的通断

6.

对偶规则

将逻辑函数表达式F中所有的“·”变成“+”，“+”变成“·”，“0”变成“1”，“1”变成“0”，并保持原函数中的运算顺序不变，所得到的新的逻辑表达式称为函数F的对偶式，并记作F'

反演规则（狄摩根定律）

P22

7. 逻辑运算

同或： 

8. 逻辑函数最小项

 任何一个逻辑函数都可以写成一组最小项之或

9. 卡诺图

逻辑相邻：两个最小项中只有一个变量的形式不同，逻辑相邻的最小项可以合并

卡诺图相关应用：

10. 器件功能

74LS00：四2输入与非门

74LS86：四2输入异或门

74LS153：2个四选一多路开关，其中选择输入（地址线）两组共用

74LS151：八选一数据选择器

74LS155：1-4线数据分配器 / 2:4译码器

---

74LS139：2:4译码器

74LS138：3:8译码器

74LS154：4:16译码器

---

74LS148：8线 - 3线优先编码器

74LS85：4位比较器

74LS283：4位超前进位并行加法器

74LS273：8个D锁存器

11. 竞争冒险

竞争：输入信号经过不同路径到达输出端的时间有先有后的现象

非临界竞争：不产生错误输出的竞争

临界竞争：导致产生错误输出的竞争，也称为冒险 

冒险：一种瞬态现象，表现为在输出时产生不应有的尖脉冲（毛刺），暂时破坏正常逻辑关系。瞬态结束即可恢复正常逻辑关系

静态冒险：如果输入的变化本不应引起输出变化，但实际发生了变化的现象

---

冒险的判断：

 代数法：

 卡诺图法：

12. 与或表达式与非表达式

13. 半加器

对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路

14. 数据选择器MUX

又称多路转换器、多路开关。是一种可以从多个输入信号中选择一个信号进行输出的器件

15. 数据分配器DMUX

单路输入、多路输出，即决定数据从哪一路输出

16. 译码器

对于每输入一组不同的代码，只有一个输出呈现有效状态，可实现按照编码选择

17. 编码器

将某种代码或电位信号转换成二进制码输出的电路

普通编码器：任意时刻只允许一个输入信号为有效信号，输出对这个信号编码

优先编码器：允许多个输入线上同时有信号，只对优先级最高的输入信号编码

18. 逻辑器件图

19. 数据比较器

完成两组二进制数码大小比较的逻辑电路

20. 加法器

全加器：实现两个一位二进制数相加的同时，再加上低位来的进位的逻辑电路

串行加法器：进位信号由低位向高一位全加器上逐位传递

并行加法器

21. 奇偶校验

奇校验：加上校验位使得1的个数为奇

偶校验：加上校验位使得1的个数为偶

偶数个1的和总为0，奇数个1的和总为1

异或表示按照二进制规则的几个一位数的和 

22. 锁存器

基本SR锁存器

set置1  reset置0

两个输入状态都有效时，锁存器状态不稳

 门控SR锁存器

门控D锁存器

23. 触发器

触发器是一种同步双稳态器件