毓可琢-CSDN博客

原创算法与设计：用Java编写鸡兔同笼问题（至少有多少只动物，至多有多少只动物）

算法与设计：用Java编写鸡兔同笼问题（求至少、至多有多少只动物）

2022-09-23 17:35:46 777 1

原创 Tomcat服务的下载和安装

下载地址：https://tomcat.apache.org/download-90.cgi#9.0.54下载选项：**安装： **下载成功后会为压缩包文件，解压即可使用，将解压后的Tomcat文件夹剪切与MySQL和Maven放在同一级目录下,方便后期查找注意：尽量不要解压在中文目录中**目录结构介绍： **（记住！！！！！！！！）\bin 存放启动和关闭 Tomcat 的可执行文件\conf 存放 Tomcat 的配置文件\lib 存

2022-04-08 10:48:38 1071

原创 Servlet三种创建方式的比较

1) Servlet 接口通过实现 javax.servlet.Servlet 接口创建 Servlet 类，需要重写其全部的方法，比较繁琐，所以我们很少使用该方法创建 Servlet。2) GenericServlet 类 GenericServlet 抽象类实现了 Servlet 接口，并对 Servlet 接口中除 service() 方法外的其它四个方法进行了简单实现。通过继承 GenericServlet 创建 Servlet，只需要重写 service() 方法即可，大大减少了创

2022-04-08 10:07:17 240

原创有关于日志的分类和使用

写篇文章，简单记录一下日志，以免又忘记了。我们可以使用开源日志记录工具----log4j来实现：1.以文件形式记录异常信息，2.记录程序正常运行的关键步骤信息日志及分类日志（log）1.主要用来记录系统运行中一些重要操作信息2.便于监视系统运行情况，帮助用户提前发现和避开可能出现的问题，或者出现问题后根据日志找到原因日志分类1.SQL日志2.异常日志3.业务日志log4j是一个非常优秀的开源日志记录工具1.控制日志的输出级别2.控制日志信息输送的目的地是控制台，文件等3.控制

2021-12-23 17:41:04 1504

原创游标和基于游标的程序设计-

一，游标的概念：数据库中SELECT语句返回的行集包括所有满足该语句的WHERE字句中条件的行，由语句所返回的这一完整的行集称之为结果集。应用程序并不总能将整个结果集作为一个单元来有效处理。有时应用程序需要一种机制，以便每次处理一行或一部分行。游标就是用来提供这种机制的结果集扩展。游标包含以下两个部分：游标结果集（Cursor Result Set）:由定义该游标的SELECT语句返回的行的集合：游标位置（Cursor Position）:指向这个集合中某一行的指针。二.游标的特点：1.允许定位

2021-12-01 23:16:54 690

原创编写程序，接收用户输入的信息，选择需要购买的房屋

目的：使用父类作为方法返回值来实现多态运行效果：父类：package duotai;public abstract class House { private String name; private double price; private String location; private double area; // 构造方法 public House(String name, double price, String location, double area) {

2021-11-20 16:57:04 441

原创使用冒泡排序对一组数进行升序排序

package MaoPao;/** * 冒泡排序（升序排序） * @author Zhong_Yu * */public class PaiXu01 { public static void main(String[] args) { int num[]={16,25,6,30,90}; for(int i=0;i<num.length-1;i++){ for(int j=0;j<num.length-1-i;j++){ if(num[j]>n

2021-10-20 21:49:12 1491

原创实现使用数组保存用户输入的5个数字，输出数组中下标为奇数的数组成员，并统计输入数据中偶数的个数。

package Assignment;import java.util.Scanner;/** * 实现使用数组保存用户输入的5个数字，输出数组中下标为奇数的数组成员，并统计输入数据中偶数的个数。 * * @author Zhong_Yu * */public class ShuZuJO02 { public static void main(String[] args) { Scanner sr = new Scanner(System.in); int arr[] =

2021-10-11 21:47:50 1973

原创使用if(switch)语句实现迷你运算器，支持“+”、“-”、“*”、“/”，从控制台输入两个操作数，显示输出运算结果。

package Demo3;import java.util.Scanner;public class Arithmetic {public static void main(String[] args) { System.out.println("欢迎使用迷你计算器\n"); String answer="";//控制循环 do{ double sum=0.0; Scanner input=new Scanner(System.in); System.out.pr

2021-09-13 20:24:37 1721

原创编写一个程序，计算1000以内不能被7整除的数值和

package Demo4;public class While03 {public static void main(String[] args) { int i=1;//这里的循环次数，不要初始化为0 int sum=0; while(i<=1000){ if(i%7!=0){ sum+=i; } i++; } System.out.println("1000以内不能被7整除的数值和"+sum);}}...

2021-09-13 20:17:11 1652

原创计算1-100的和

package Demo4;public class While01 {public static void main(String[] args) {int i=1;int sum=0;while(i<=100){ sum+=i; i++; }System.out.println("得到1-100的和为："+sum);}}

2021-09-13 20:16:05 248

原创模拟幸运抽奖

package demo2;import java.util.Scanner;public class Activity { public static void main(String[] args) { System.out.println("我行我素购物管理系统 > 幸运抽奖\n"); Scanner input = new Scanner(System.in);//想让用户输入数字，就用它。使用这个是让用户自己输入 boolean flag = true;

2021-09-13 19:50:14 548

原创幸运抽奖：会员号的百位数字等于产生的随机数字即为幸运会员

package demo2;import java.util.Scanner;public class Lottery { public static void main(String[] args){ System.out.println("我行我素购物管理系统>幸运抽奖");//游戏名字 Scanner input=new Scanner(System.in);//控制台录入 boolean flag=true;//判断真假 while(flag) //循环在这里是可

2021-09-13 19:47:43 3223

原创比较器实验

Verilog HDL 高级数字设计（第二版)p74例4.5例4.5 4 位比较器用如图4.11所示的框图符号表示。比较器通过比较4位二进制数来判断它们的相对大小。由于输出的布尔方程不易写出，因而可通过两个2位比较器的输出和附加逻辑的连接，通过比较4位数字的大小从而产生相应的输出。连接2位比较器的逻辑依据的规则是:高位的严格不等即可决定4位数的相对大小;如果高位相等，可逐位比较低位，由低位的大小决定输出。图4.12所示的层次化结构实现了4位比较器，在图4.13中根据矢量A bus= {A3,A2,A

2021-06-25 14:14:24 1809

原创有限状态机的设计

Verilog HDL (第二版)数字系统设计及仿真十一章实验71.实验目的（1）掌握有限状态机的写法。（2）理解三段式与两段式的写法和区别。2.实验设计语法（1）第4章行为级建模的部分语法。（2)第8章有限状态机的三段式写法。3.实验内容本实验要完成一个序列信号检测器，检测信号为10010，当检测到此序列时输出端口输出高电平，其余时间输出低电平。尝试完成代码如下：设计代码：module s7(x,z,clk,reset);input x,clk,reset;output z;

2021-06-25 14:08:50 1177

原创 4选1多路选择器

实验一：教材书《数字逻辑基础与Verilog设计》P112.图4.284选1多路选择器的另一种描述（可以采用If-else语句描述4选1多路选择器）本例定义了一个4位向量w而不是单一信号w0，w1,w2以及w3;并且s的4个不同的值定义为十进制数而不是二进制数。实验代码：module mux4to1(w,s,f);input [0:3]w;input [1:0]s;output reg f;always@(w,s) if(s==0) f=w[0]; else i

2021-06-19 10:47:25 26944

原创 Modelsim仿真

一，实验目的1.独热码状态机2.SR锁存器延迟模型3.移位除法器二，实验工具Modelsim三，实验代码实验一代码module ex8_1(clock,reset,x,y1,y2) ;input clock,reset;input x;output y1,y2;reg y1,y2;reg [3:0] cstate,nstate;parameter s0=4'b0001,s1=4'b0010, s2=4'b0100,s3=4'b1000;

2021-06-11 14:56:30 594 1

原创 Verilog HDL测试模块仿真，时序逻辑的测试模块

1.实验目的：实验一.Verilog HDL测试模块仿真实验二.时序逻辑的测试模块代码一：module decoder3x8(din, en, dout, ex);input [2:0] din;input en;output [7:0] dout;output ex;reg [7:0] dout;reg ex;always @(din or en)if(en) begin dout=8'b1111_1111; ex=1'b1; endelse begin ca

2021-06-04 14:23:49 923

原创 Modelsim工程仿真和主从D触发器的门级建模

1.实验目的：实验一.Modelsim工程仿真实验二.主从D触发器的门级建模2.实验代码：实验一代码：module fulladd(sum,c_out,a,b,c_in) ;output sum,c_out;input a,b,c_in;wire s1,c1,c2;xor (s1,a,b) ;and (c1,a,b) ;xor (sum,s1,c_in) ;and (c2,s1,c_in) ;or(c_out,c2,c1) ;endmodulemodule test;wire

2021-05-28 15:26:04 532

原创数字逻辑电路与Verilog设计课本书P93代码仿真

1.实验目的完成课本书上P93代码仿真2.实验内容3.相关代码module bcdadd(Cin,X,Y,S,Cout);input Cin;input [3:0]X,Y;output reg [3:0]S;output reg Cout;reg [4:0]Z;always @(X,Y,Cin)beginZ=X+Y+Cin;if(Z < 10){Cout,S}=Z;else{Cout,S}=Z+6;endendmodule4.实验截图...

2021-05-21 23:42:29 360

原创 modelsim基础仿真

1.实验目的：使用modelsim仿真2，相关代码：module test;wire sum,c_out;reg a,b,c_in;fulladd fadd(sum,c_out,a,b,c_in);initialbegina=0;b=0;c_in=0;#10 a=0;b=0;c_in=1;#10 a=0;b=1;c_in=0;#10 a=0;b=1;c_in=1;#10 a=1;b=0;c_in=0;#10 a=1;b=0;c_in=1;#10 a=1;b=1;c_in=0;

2021-05-21 21:41:42 86

原创译码器的门级建模

这里写自定义目录标题1.实验目的：使用Quartur ii软件和modelsim并进行译码器的门级建模2.实验内容：参照今日头条中教程的代码，然后用quartus ii和modlsim并进行译码器的门级建模3.实验原理：按照视频上的内容，书写和运行代码，完成联合仿真操作相关代码：module DEC2x4 (Z, A , B , Enable );output [3:0] Z ;input A , B , Enable;wire Abar, Bbar;notnot0 ( Abar, A

2021-05-21 20:05:24 203

原创 quartus ii 20与modelsim联合仿真的实验二

1.实验目的：下载Quartus ii 20软件和modelsim并进行联合仿真。QuartusLiteSetup-20.1.1.720-windows.exeModelSimSetup-20.1.1.720-windows.exe(自带的仿真)cycQuartus官网下载地址：https://fpgasoftware.intel.com/20.1.1/?edition=lite&platform=windowsone-20.1.1.720.qdzModelsim_SE：model

2021-04-15 23:29:46 562

原创数电第一次实验

第一次使用Quartus II的实验报告1.实验目的：下载安装并正常使用Quartus II软件用Verilog语句进行电路的仿真2.实验内容：根据课本P37页，完成代码仿真。3.实验代码module example1(x1,x2,s,f)input x1,x2,s;output f;not(k,s);and(g,k,x1);and(h,s,x2);or(f,g,h);endmodule4.4.实验视频：https://v.qq.com/x/page/t3233joq4fv

2021-03-15 16:57:26 277

qq_54046303的博客