qq_54123508的博客

fpga通信交织器IP的使用

通过6、7、8可以得出发端的sys_rst复位会影响收端的phy_rcvd_link_reset信号的产生，所以只需要将发端的link_reset拉高维持一段时间后，确保收端phy_rcvd_link_reset信号产生后，开始拉低发端的link_reset，同时检验link_reset的下降沿，当link_reset下降沿到来时，拉高发端的sys_rst，仿真图如下所示。3、当收端的phy_rcvd_link_reset拉高的同时log_rst也会拉高，仿真图如下。