![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字IC秋招宝典
文章平均质量分 92
秋招笔记,以题目为线索,逐步深入各个知识点,打造系统的知识体系
Black-S
知识的海洋,知道越多,就越发现自己的渺小!
展开
-
IC验证秋招笔记
虚方法就是一个基本的多态结构,在父类中使用virtual定义的方法和函数,父类句柄在指向子类对象时,可以动态索引到子类重写的子类方法。理解:当需要决定调用哪个虚方法时,SV会根据对象的类型,而非句柄的类型决定调用什么方法。这句话的理解是:即,当父类A定义了一个virtual method(),子类B中重写了方法method()。子类B例化后有个句柄b指向子类对象,将子类句柄b赋值给父类句柄a,即 a = b。原创 2022-09-06 22:21:55 · 616 阅读 · 1 评论 -
详细介绍竞争与冒险
在组合电路中,某一输入变量经过不同途径传输后,到达电路中某一汇合点的时间有先有后,这种现象称竞争;由于竞争而使电路输出发生瞬时错误()的现象叫做冒险。或者说由于竞争产生的毛刺叫做冒险。F=AA' 或 F=A + A'观察以下门电路,Gate1为 非门,Gate2为 与门,实现了逻辑理想情况下输入与输出的关系为:但是由于门电路的输入到输出是一定会有时间延迟的,就会导致这个时间通常叫做电路的开关延迟,出现以下毛刺。(Gate1输入到输出有一定的延迟,导致 ~A信号就会滞后于A一段时间)...原创 2022-08-27 18:00:27 · 12236 阅读 · 1 评论 -
IC秋招System Verilog 116道题目及答案
foreach中对a[i]分别赋值1~10,但因为a只有1bit,所以截取1~10的最后一位,就成了0和1交替的数组,a = '{0,1,0,1,0,1,0,1,0,1}. 对一个单bit的数组求和,结果也是单bit,所以直接显示 a.sum ,或者 b=a.sum。下面选项中,关于时钟块的说法错误的是()?1、logic类型只能有一个驱动,所有信号都声明为logic而不是reg或wire,如果存在多个驱动编译时就会报错,当然,若需要多个驱动,如双向总线,这些信号就需要被定义成线网类型,如wire。原创 2022-08-18 15:21:03 · 7115 阅读 · 3 评论