- 博客(7)
- 收藏
- 关注
原创 FPGA 的spi功能模块 主从回环测试
fpga的spi功能模块实现。主spi模块能够实现spi基本通讯时序,从spi模块能够配合主模块实现spi的回环测试,文章包含源代码,源代码仿真以及fpga工程
2024-04-16 22:16:39 1087 1
原创 fpga三段式状态机
利用三段式状态机,本题牛客上最后使用组合逻辑描述输出,博主感觉应该用时序来描述输出。如大家有知道的,望解答。某同步时序电路的状态转换图如下,→上表示“C/Y”,圆圈内为现态,→指向次态。请使用D触发器和必要的逻辑门实现此同步时序电路,用Verilog语言描述。电路的接口如下图所示,C是单bit数据输入端。
2024-04-01 23:00:02 302
原创 基于flash的FPGA的在线升级
基于flash的在线升级,flash的读写时钟频率为1MHz,升级的.mcs文件大小为30MB,实际写入flash的文件.bin大小为11MB,整个升级过程耗时约5min,升级完成后掉电重启,fpga能够自配置,并能够实现所升级的功能
2023-11-10 15:12:21 6455 3
原创 想重新下载安装xilinx的vivado设计工具DocNav、SDK、Vivado Design Suite等。
想重新下载安装xilinx的vivado设计工具DocNav、SDK、Vivado Design Suite等
2023-05-19 01:06:26 3119 2
原创 【MPU6050能读ID 但读数据值为零(一个硬件问题)】
MPU6050模块,硬件电路上一个电容值不正确,导致虽能读取读MPU的ID值(0x68),但读取6轴数据值全为零。
2023-01-28 01:00:49 5130 3
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人