何半仙儿-CSDN博客

原创一、运放基础指标详解

对运放电路的影响：若设计一个放大倍数为A的放大电路，运放输入失调电压为Vos，则输出存在一个A*Vos的直流分量。由于运放的两个输入端不是绝对高阻的，IB主要描述的是输入端流进电流的数量级。对电路的影响：第一，若运放接成跨阻放大器测量外部微小电流时，过大的输入偏置电流会分掉被测电流，使得测量误差增大。对电路的影响：失调电流的存在，说明两个输入端客观存在的电流有差异，后面将要所述的，用外部电阻实现匹配抵消偏置电流影响的措施，在此就失效了。定义：当输出维持在规定的电平时，两个输入端流进电流的差值。

2022-09-21 14:42:10 3114 1

原创第四篇 Verilog HDL入门-行为级建模

一、过程语句使用中需要注意的问题在信号定义形式方面，无论是对时序逻辑还是组合逻辑描述，Verilog要求在过程语句（initial和always）中，被赋值信号必须定义为reg类型。在敏感事件表方面，这是Verilog HDL语言中一个关键性设计，如何选取敏感事件作为过程的触发事件，在Verilog HDL程序中有一定的设计要求。（1）、采用过程对组合电路进行描述时，作为全部的输入信号需要列入敏感信息列表。（2）、采用过程对时序电路进行描述时需要把时间信号和部分输入信号列入敏感事件列表。应当

2022-09-21 13:08:04 562

原创第三篇 Verilog入门—数据流建模

一、连续赋值语句1、连续赋值的目标类型主要是标量线网和向量线网两种。（1）标量线网，如：wire a,b;（2）向量线网，如：wire [3:0] a,b;2、显式连续赋值语句：（1）<net_declaration><range><name>（2）assign #<delay><name>=Assignment expression; 3、隐式连续语句：（1）<net_declaration><..

2022-01-23 22:20:47 1111

原创第二篇 Verilog HDL入门-运算符和表达式

一、运算符 Verilog 运算符功能优先级别！、~ 反逻辑、位反相从上至下从高到低 *、/、% 乘、除、取模 +、- 加、减 &l...

2022-01-22 22:34:57 2383 1

原创第一篇 Verilog入门—语言要素数据类型

Verilog入门—语言要素数据类型

2022-01-18 23:46:55 1960

运算放大器电路合集，共12款电路设计原理图

包含：可变增益放大电路、2阶SK型滤波器、高带宽放大器、可调基准电压源电路、峰值检波器、迟滞比较器、选频放大器等

2022-09-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 一、运放基础指标详解

原创 第四篇 Verilog HDL入门-行为级建模

原创 第三篇 Verilog入门—数据流建模

原创 第二篇 Verilog HDL入门-运算符和表达式

原创 第一篇 Verilog入门—语言要素 数据类型