- 博客(6)
- 收藏
- 关注
RSS订阅原创 FPGA VHDL 语言设计一个十进制计数器，具有显示位置随计数时钟在八个数码管中左右滚动的功能。每计数到 9 时，蜂鸣器响一声；每次滚动切换方向时，蜂鸣器响一声
每计数到 9 时，蜂鸣器响一声；A.数码管上对于数字的显示 8 段数码管需要由八位的二进制数给予高低电平控制其显示的 数字，在通过三位的二进制数依次递增，并达到阈值条件时依次 递减以实现滚动显示以及切换方向。题目要求在数码管上显示从 0 至 9 十个数字，并且需要随着 位置的变化数码管位置也相应变化，在产生进位以及数码管滚动 到两边，切换滚动方向时均须产生报警信号。实验中主要对于八段数码管的显示，通过片位选使数码管点亮，在缺少开发板的情况下我们选择波形仿真图来检验实验结果的正确性。
2023-01-17 16:23:02
1101
原创 文本编辑器中使用 VHDL 语言设计一个 T 触发器，并把T 触发器定义成一个元件，通过元件例化语句将其级联成一个 64 分频的同步分频器（完整图文描述以及源代码见文末链接）
FPGA VHDL中设计T触发器并使用元件例化语句用设计的触发器设计出64分频的分频器
2023-01-14 11:51:53
951
原创 FPGA VHDL文本编辑器设计8-3优先编码器并构成16-4优先编码器
FPGA VHDL文本编辑器设计8-3优先编码器并使用元件例化语句构成16-4优先译码器本文包含对源代码的注释以及实验过程的图文介绍，并对实验过程中所用到的原理以及知识都进行了简要的说明
2023-01-14 11:29:29
2945
原创 VHDL 4-16译码器 三位十进制加法计数器 原理图文件创作bdf创作
1.在图形编辑器中采用 MF 图元(74138)设计一个 4-16 译码器，以 decod***.gdf 命名保存。Y15 按顺序绑定到 A3,A4,A5,A6,A7,B4,B5,B6,A10,A11,B10,B11,A12,B12,A14,B14 管脚。2.在图形编辑器中设计一个 3 位的十进制加法计数器，以***cnt3.gdf 命名保存。文件名修改为***119.gdf。本文讲述vhdl中如何进行原理图文件编辑，即bdf文件的设计，设计内容为以下三点，详细制作过程，图文描述在文末PDF文件之中。
2023-01-14 00:08:15
1615
原创 MATLAB基于gui的电磁波极化设计
本文主要对电磁波的线极化，圆极化，椭圆极化三种极化状态进行了分析，采用MATLAB编程以及GUI界面设计来实现对三种极化状态图形的表现，有三维模型以及二维模型，采用了实验法，主动操纵实验条件，利用编程设计人为地改变计划状态的控制参数，使计划状态服从于科学认识的需要，以及定量分析法通过改变极化波形中的某一参数来观察波形的改变，最终通过实验观察到了三种极化状态以及其存在的特点。关键词：线极化，圆极化，椭圆极化，GUI界面，电磁波极化
2023-01-03 00:11:55
1270
3
FPGA VHDL 语言设计一个十进制计数器，具有显示位置随计数时钟在八个数码管中左右滚动的功能 每计数到 9 时，蜂鸣器响一声
2023-01-17
T触发器元件例化构成64分频器图文详解及原理图文件
2023-01-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人