半导体工艺

最新推荐文章于 2024-08-11 23:46:27 发布

㋛157

最新推荐文章于 2024-08-11 23:46:27 发布

阅读量785

点赞数 9

文章标签：硬件工程

本文链接：https://blog.csdn.net/qq_59198750/article/details/137054269

版权

1.半导体主要材料：第一代：Si、Ge;第二代：GaAs化合物半导体；第三代：GaN、SiC

2.硅材料用的多的原因？

①在地壳中含量多，原材料充分，成本低

②机械性能比锗和氮化镓好，硅的熔点较高，允许更高的工艺容限，并且具有更宽的工作温度范围。漏电流较低。

半导体制造过程？

晶圆加工、氧化、光刻、刻蚀、薄膜淀积、外延生长、扩散、离子注入

晶圆加工

晶圆是指硅半导体积体电路制作所用的硅晶片，其原始材料是硅。由于硅晶片的形状为圆形，故称为晶圆。晶圆的制造过程主要包括硅提炼及提纯、单晶硅生长和晶圆成型等步骤。

4.1硅的提炼及提纯

将沙石原料放入熔炉中，经过一系列化学反应得到高纯度的多晶硅。

①SiO2＋C=Si+CO 得到冶金级硅（98%~99%）

②Si+HCl=三氯氢硅+H2（三氯氢硅的沸点只有32℃，利用沸点差异将其与其他杂质分离）

③用H2还原，得到高纯度多晶硅。

4.2单晶硅生长

有坩埚：①直拉法（目前可拉出的单晶硅锭直径为450mm），：

将多晶硅放入坩埚高温加热，融化之后，在熔融的多晶硅中插入具有单晶结构的籽晶（要求晶格必须保持完好，表⾯没有氧化层，没有划伤）。随着坩埚和籽晶反方向旋转，将籽晶缓慢提升，熔融硅表面的原子冷却凝固在籽晶上，同时完全复制籽晶的晶体结构，形成单晶硅。

②磁控直拉法(加入磁场作用，能生长大直径、无氧、均匀的单晶硅)

无坩埚：悬浮区熔法（相图原理，多次熔融冷却）

4.3晶圆成型（切片流程）：切段，滚圆，定晶向，切片，倒角，研磨，刻蚀，抛光，清洗的检查。

硅片尺寸：半导体硅片的直径越大，在单片硅片上可制造的芯片数量就越多，单位芯片的成本随之降低。（3⼨，4⼨，6⼨，8⼨，12⼨，18⼨。⽬前主流的是12⼨。）

摩尔定律：集成电路上所集成的晶体管数量，每隔 18 —24个月就提升一倍，相应的集成电路性能增强一倍，成本随之下降一半。

氧化工艺

在硅表面生长二氧化硅薄膜的工艺。（二氧化硅为正四面体结构）

氧化过程的作用是在晶圆表面形成保护膜。它可以保护晶圆不受化学杂质影响、避免漏电流进入电路、预防离子植入过程中的扩散以及防止晶圆在刻蚀时滑脱。

热氧化过程可分为：干法氧化和湿法氧化，前者使用纯氧产生二氧化硅层，速度慢但氧化层薄而致密，后者需同时使用氧气和高溶解度的水蒸气，其特点是生长速度快但保护层相对较厚且密度较低。

光刻（紫外光；近紫外光200 nm-400 nm，可以实现5 nm以下的细线路制造；深紫外光：波长小于200 nm的光源，主要用于制造0.22微米以下的高密度电路）

将光刻掩膜版（mask）上的⼏何图案转移覆盖到半导体表⾯的光刻胶上的⼯艺过程。（底膜处理-涂胶-前烘-曝光-显影-坚膜-显影检验-刻蚀-去胶-最终检验）

步骤：①涂光刻胶（PR）：光刻胶是由光敏化合物、基体树脂和有机溶剂混合⽽成的胶状液体。其受到特定波⻓光线作⽤时会发⽣结构的变化。

根据光（紫外线）反应性的区别，光刻胶可分为两种：正胶和负胶，前者在受光后会分解并消失，从而留下未受光区域的图形，而后者在受光后会聚合并让受光部分的图形显现出来。

正胶和负胶相⽐，分辨率⾼，图形边缘整⻬，无溶胀现象，去胶较容易。⽽负胶，抗腐蚀性强。

②曝光：覆上掩膜后，就可以通过控制光线照射来完成电路印刷，就能将电路印制到下方涂有光刻胶薄膜的晶圆上。

③显影：在晶圆上喷涂显影剂，目的是去除图形未覆盖区域的光刻胶，从而让印刷好的电路图案显现出来。

刻蚀（ETCH）

要用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图。（将光刻胶所构筑的图形完整的转移到衬底材料上，形成集成电路元器件的图形。）

刻蚀工艺分类：①湿刻蚀法：使用特定的化学溶液进行化学反应来去除未被光刻胶保护的氧化膜（具有成本低、刻蚀速度快和生产率高的优势，但是，又具有各向同性的特点，即其速度在任何方向上都是相同的。这会导致掩膜与刻蚀后的氧化膜不能完全对齐，因此很难处理非常精细的电路图。）

②干刻蚀法：使用气体或等离子体

第一种为化学刻蚀，其使用的是刻蚀气体（主要是氟化氢）。和湿法刻蚀一样，这种方法也是各向同性的，这意味着它也不适合用于精细的刻蚀。第二种方法是物理溅射，即用等离子体中的离子来撞击并去除多余的氧化层。作为一种各向异性的刻蚀方法，溅射刻蚀在水平和垂直方向的刻蚀速度是不同的，因此它的精细度也要超过化学刻蚀。但这种方法的缺点是刻蚀速度较慢，因为它完全依赖于离子碰撞引起的物理反应。最后的第三种方法就是反应离子刻蚀(RIE)。RIE结合了前两种方法，即在利用等离子体进行电离物理刻蚀的同时，借助等离子体活化后产生的自由基进行化学刻蚀。除了刻蚀速度超过前两种方法以外，RIE可以利用离子各向异性的特性，实现高精细度图案的刻蚀。

理想的ETCH技术有什么特点？

答：①良好的各向异性，只有垂直刻蚀没有横向刻蚀。②良好的刻蚀选择性，未被PR(光刻胶)覆盖区域的刻蚀速率远⼤于被PR覆盖的区域。③加⼯容易，批量⼤，成本低，污染少。

薄膜淀积

薄膜分类：半导体薄膜（栅极材料和电阻材料），介质薄膜（隔离材料），⾦属薄膜（互连材料）

将包含所需分子或原子单元的薄膜放到晶圆上的过程就是“沉积”。

即在晶圆表面交替堆叠多层薄金属（导电）膜和介电（绝缘）膜，之后再通过重复刻蚀工艺去除多余部分并形成三维结构。可用于沉积过程的技术包括化学气相沉积 (CVD)、原子层沉积 (ALD) 和物理气相沉积 (PVD)，采用这些技术的方法又可以分为干法和湿法沉积两种。

外延生长

外延工艺是一种重要的半导体制造工艺，具体指通过物理或化学方法，在衬底上生长完全排列有序的单晶体层的工艺。

外延工艺的关键在于控制生长条件，如温度、压力、气氛和衬底材料等，以确保外延层的晶体结构完整、电阻率精确而均匀、厚度均匀以及表面光洁无缺陷。

优点：外延层的晶向和衬底相同，但是外延⽣⻓时掺⼊杂质的类型，浓度可以和衬底不同。例如① 在⾼掺杂的衬底上可以⽣⻓低掺杂外延层，②P型外延层可以⽣⻓在N型上直接形成PN结，③外

延层厚度可以调节，多个外延层可连续⽣⻓，可通过该⽅法调节厚度，掺杂浓度等形成复杂结构的外延层。

缺点：设备复杂，价格昂贵，外延层⽣⻓速度慢。

分类：①按⼯艺⽅法分类：⽓相外延，液相外延，固相外延，分⼦束外延

②按外延层/衬底材料分类：同质外延和异质外延

③按⼯艺温度分类：⾼温外延，低温外延，变温外延。

④按外延层结构分类：普通外延，选择外延和多层外延。

用途：制作双极型晶体管；避免闩锁效应；避免硅表面氧化物淀积

（闩锁效应是CMOS集成电路中一个重要的问题，是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的。当其中一个三极管正偏时，就会构成正反馈形成闩锁。这种现象会导致芯片功能的混乱、电路直接无法工作，甚至烧毁。为了避免闩锁效应，需要减小衬底和N阱的寄生电阻，使得寄生的三极管不会处于正偏状态。）