在logisim中用表达式生成 4位先行进位74182 并在头歌测试

最新推荐文章于 2025-03-02 12:01:24 发布

謦欣

最新推荐文章于 2025-03-02 12:01:24 发布

阅读量5.6k

点赞数 13

文章标签：嵌入式硬件

本文链接：https://blog.csdn.net/qq_61559237/article/details/131010336

版权

该文指导如何处理电路设计中的逻辑表达式，通过新建电路生成逻辑关系，如C1至C4及P、G的表达式，然后在原电路（4位先行进位74182）中利用复制和替换功能更新引脚逻辑，最终保存并提交。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1.打开需要提交的电路，而后将各个输出引脚对应的逻辑表达式填入

C1 = G1 + P1 Cin
C2 = G2 + P2 G1 + P2 P1 Cin
C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 Cin
C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2 G1 + P4 P3 P2 P1 Cin 
P = P4 P3 P2 P1
G = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2 G1

2.生成电路，生成的时候不要覆盖原来的需要提交的电路，要新建一个电路（这里新建一个demo为例）

3.打开生成的电路（demo电路），ctrl+A全选，ctrl+C复制，

4.然后粘贴到需要提交的电路（4位先行进位74182）里

5.用需要提交的电路（4位先行进位74182）的隧道引脚去把复制过来的引脚给替换了，最后别忘记保存再提交

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

謦欣

关注关注

13
点赞
踩
84

收藏

觉得还不错? 一键收藏
3
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

logisim实验MIPS运算器(ALU)设计（内含4位先行进位74182、四位快速加法器、32位快速加法器）-Educoder

giantroit的博客

04-26

1万+

系列实验目录实验一 - logism实验8位可控加减法电路-Educoder 实验二 - logism实验原码一位乘法器-Educoder 内容目录

4位先行进位电路 logisim_数字电路学习笔记（八）：计算电路

weixin_33565558的博客

12-30

4977

好吧，标题不对仗了......本文是笔记（七）：经典组合逻辑器件（上）的后续，主要讲两类与计算相关的逻辑电路：加法器与比较器。一、加法器1. 半加器最最基础的加法器，能做一位比特的加法，也就是这样的形式，（此处的加号是货真价实的“加法”，而不是或逻辑），其中是进位(carry)。二进制下，加法符合：因此列出真值表：其实在笔记（三）：基本逻辑中，已经提到过，异或逻辑是二进制下的加法运算——...

3 条评论您还未登录，请先登录后发表或查看评论

计算机组成原理实验---运算器ALU设计实验

最新发布

void的博客

03-02

2399

Logisim是一种设计数字电路的工具。

运算器实验

weixin_46273733的博客

08-13

1万+

【实验目的】掌握8位可控加减法器及其电路掌握4位先行进位加法74182及其电路掌握4位快速加法器及其电路掌握16位快速加法器及其电路掌握32位快速加法器及其电路【实验环境】 Logisim软件【重点和难点】运算器的电路连接，如果连接不正确或不成功，电路连线将为蓝色运算器中各个电路的实验原理【实验内容及步骤】连接8位可控加减法器效果如图连接4位先行进位加法74182如图连接4位快速加法器连接16位快速加法器 ...

logsimCLA182四位先行进位电路设计.txt

06-05

帮助学生掌握快速加法器中先行进位的原理，能利用相关知识设计444位先行进位电路，并利用设计的444位先行进位电路构造444位快速加法器，能分析对应电路的时间延迟。仅供参考

数字电路模拟电路先学哪个_将模拟电路数字化：逻辑电路篇

weixin_39953100的博客

11-21

889

在自然界中,象声音、温度、光等信息是以连续的值进行变化的。这种连续值就称作"模拟"。而在计算机的世界里，信息是以一段一段的离散值表示的。这种离散值就称作"数字"。比方说模拟和数字就相当于实数与整数的关系。实数可以表示直线上的每一个点，就象是模拟，而整数只能表示直线上的特定点，就象是数字。于是，我们把处理连续信息的模拟信号的电路称作"模拟电路"，把处理离散信息数字信号的电路称作"数字电路"。图 1：...

4位先行进位电路74182应用电路Multisim仿真设计

04-10

4位先行进位电路74182

CLA182四位先行进位电路设计.txt

06-01

####电路测试完成实验后，利用文本编辑工具打开 alu.circ 文件，将所有文字信息复制粘贴到 Educoder 平台的 alu.circ 文件中，再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试，为方便测试，请勿修改子电路封装，本关测试用例如下:

logisim实验MIPS运算器(ALU)设计（内含4位先行进位74182、四位快速加法器、32位快速加法器）-Educoder_logisim里面连线,实现4位先行进位74182和4位快速加法器-C

04-25

在MySQL中用正则表达式替换数据库中的内容的方法

09-11

本文将详细介绍在MySQL中用正则表达式替换数据库中的内容的方法。 MySQL正则表达式替换的基本语法 ----------------------------- 在MySQL中，用正则表达式替换数据库中的内容主要通过使用REGEXP和REPLACE函数来...

Logisim 运算器设计(HUST)代码.txt 1-11关全部通过

12-03

本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容。 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器乘法流水线设计原码一位乘法器设计补码一位乘法器设计 MIPS运算器设计

一位的全加法器,四位加减法器设计(logisim).zip

04-29

在Logisim设计一个用4个FA4构成一个4位的加减法器：可以在引脚输出结果，并显示在LED上。输入采用手动设置引脚

ALU ：4位带进位的加法器。带有两个锁存器IR1、IR2。由S0、S1、S2、S3、CN、N控制信号设置其运行状态。S0、S1、S2、S3控制ALU的运算方式；同时当二进制开关N=1是进行逻辑运算，当N=0是进行算术运算。CN 是ALU的进位控制开关，当CN=0是无进位；CN=1是带进位。

07-05

logisim画CPU：8位可控加减法电路设计

04-20

一位全加器、八位串行可控加减法器。circ文件，下载后直接用logisim打开即可。只实现了一位全加器、八位串行可控加减法器，其他部分没有实现。

华中科技大学计算机组成原理实验二运算器实验Logisim源文件8位可控加减法器设计32位算术逻辑运算单元ALU设计

05-06

.circ文件。华中科技大学计算机组成原理实验二运算器实验Logisim源文件，里面有8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已经连接画好了。alu自动测试是100分。

在Asp中用“正则表达式对象”来校验数据的合法性

10-30

在ASP中使用正则表达式对象来校验数据的合法性是非常重要的，因为在制作网站时，尤其是电子商务网站，需要让用户填写一些表格来获取注册用户的各种信息。然而，用户可能输入各种形式的数据，而有些不符合要求的数据...

Cron表达式生成器html源码

08-11

- 开发：开发人员可以在没有立即理解完整表达式的情况下快速生成和测试定时任务。 - 测试：在系统测试中，生成器可以帮助验证特定时间点的任务是否按预期执行。 7. **HTML源码分析** "Cron表达式生成器html源码...

在MFC中用正则表达式对窗体进行有效性验证.rar_ManWrap Library_mfc正则表达式

09-19

我想利用本月的专栏描述一个有趣的应用程序，这个程序是用本期我的一篇文章：“使用 ManWrap 库在本机 C++ 代码中调用.NET”所讨论的 RegexWrap 库生成的。RegexForm 是一个基于正则表达式的MFC窗体有效性验证系统。...

根据引脚信号和隧道信号设计完成74182先行进位电路。由先行进位电路设计四位快速加法器。

05-31

74182先行进位电路的设计步骤如下： 1. 确定输入输出引脚：74182先行进位电路有两个输入引脚Cn和Gi，以及两个输出引脚P和G。 2. 确定逻辑功能：先行进位电路的逻辑功能是判断当前位是否需要进位，如果需要，则输出进位信号，否则输出0。 3. 根据逻辑功能设计电路：先行进位电路的电路设计如下： - 当输入Cn和Gi均为1时，输出进位信号G=1； - 当输入Cn和Gi中有一个为1时，输出进位信号P=1，G=0； - 当输入Cn和Gi均为0时，输出进位信号P=G=0。四位快速加法器的设计步骤如下： 1. 确定输入输出引脚：四位快速加法器有两个四位输入A和B，以及两个四位输出S和C。 2. 设计加法器电路：四位快速加法器的加法器电路如下： - 对于每一位的加法，使用一个全加器电路； - 对于最低位，直接使用一个全加器电路，输出当前位的和S0和进位信号C1； - 对于其他位，使用一个先行进位电路和一个全加器电路，先行进位电路判断当前位是否需要进位，如果需要，则将进位信号Ci+1置为1，否则置为0，然后使用全加器电路计算当前位的和Si和进位信号Ci+1。 3. 连接加法器电路：将多个全加器电路和先行进位电路按照位数连接起来，得到四位快速加法器的电路。需要注意的是，由于先行进位电路需要用到上一位的进位信号，因此在实际连接电路时需要将进位信号Ci+1与上一位的进位信号Ci相连。