数电实验三 利用FPGA验证设计功能

1．实验目的

(1）掌握基本建模语句。

(2）理解 FPGA 在设计流程中的作用。

(3）熟悉 FPGA 设计流程。

2．实验涉及语法

(1）第2章的门级语法。

(2）第了章的数据流语法。

3．实验内容

 

实验一的设计内容里，完成了三个3-8译码器的设计模块，现在利用DE2-115尤将设计文件下载到 FPGA 中，利用 FPGA 验证最终的功能是否正确。

 

实验内容一：利用拨动开关和 LED 灯验证3-8译码器的功能，自行选择所需管脚，并根据开发板的管脚说明文件并填写表11-4。

 

1．建立工程

 

打开 Quartus 软件，在菜单栏中点击【 File 】+( New Project Wizard 】，会弹出工程设置药框，工程名和新建顶层模块名正常应该是空白的，这里填decoder3x8，此名称要与设计大中的 module 名称一致。填写好名称后，依次点击【 Next 】即可，选择【 n nroiect ]，进入下一步骤，选择加文件。如果有设计文件可以在这一步中填写，如果没有，直接下一步即可。

 

接下来要选择器件类型，这个要根据开发板使用的 FPGA 来选择，本实验中选择的是 Cyclone IV E 器件族中的EP4CE1115F29C7芯片，选择下一步继续后，可以添加其他 EDA 工具的设置，例如前文中所说的生成网表文件，这里就要在 Simulation 一栏中选择 ModelSim 工具，最后会有一个简单的报告&#x