计算机组成原理考研题精选

运算

1

D状态寄存器of,cf,sf,zf看结果,数据总线传输数据,Alu是核心器件,地址寄存器是存储器件 

2

 (74条消息) 【细碎知识1】浮点数的规格化_SinHao22的博客-CSDN博客_浮点数规格化

 (74条消息) IEEE754 浮点数:简读+案例=秒懂_theRealUnow的博客-CSDN博客_ieee754

 

 D,尾数舍入就是右移舍掉1个精度位,阶码增大,可能上溢;左规时阶码减少,可能下溢;尾数溢出只是产生了误差,结果未必溢出,对阶操作只是使阶码一致,不会造成上下溢

 

 

指令系统

 

PC存放当前指令的地址,指令的地址码字段存放操作数在内存中的地址,A

改变程序的执行顺序,并使程序具有测试,分析,判断和循环执行的功能,D

 

单地址指令也不是固定长度的指令,因为寻址方式的不同会导致指令的长度不同,B

扩展操作码保持了指令长度不变,但改变了操作码的长度,来增加指令的数量,C

5 

 32位单字长指令,说明指令长度与存储字长度相同。250条二地址指令,所以操作码至少8位,2^8-250=256-250=6还多了6条指令,又单地址操作位数有32-12-8=12,所以单地址指令数有6*2^12=24K

 

 只有2种指令格式,所以只有二地址和三地址,三地址至少要5位操作数,则2^5-29=32-29=3,又3*2^6=192,192>107,所以二地址操作码位数为6,故指令字长为5+6+6+6=23位,因为计算机按字节编址,所以指令位数要为8的倍数,所以位24位。A

7

指令格式大题



8

 

 A中不能降低译码难度,C不是采用不同寻址方式的理由,采用相同 寻址方式也能达到该目的。采用不同寻址方式目的是缩短指令字长,扩大寻址空间,B

9

寄存器最少通常只有32个,而立即寻址的操作数位数不能太少,变址寻址、基址寻址的A与存储空间有关,D

 10

 A.立即寻址和寄存器寻址都不访存,间接寻址的地址码给出的是有效地址的地址

11

 B,((X)+A)

12

 D ,EA=(PC)+A,此时PC已经+1,是下条指令的地址

13

EA=(Ri),所以有效地址的地址就是寄存器存储的地址,A

 14

 

15

A>B=>A-B>0,所以不可能借位,也不能为0,更不可能溢出,CF=ZF=0,C

16

 8位操作码,1位寻址特征,8位寄存器,所以范围为-2^15-2^15-1,A

 17

2100H-2000H=100H=256b,sizeof(double)=8b,所以256/8=32,B

18

 

19

 48条指令对应6位操作码,4种寻址方式对应2位寻址特征,16-6-4=6,内存地址不为负,所以为0-255,A

20

 异号不会溢出,只会产生进位

 

 

 

 C

 硬件描述语言程序也是一种高级语言

 

 21

  

 

  

 

 

 

 

17,明确提升速度的含义,速度变为原来的1.5倍,则时钟周期变为原来的2/3,所以60+10=70s

 18,C

 22

 字长与数据带宽不同

 

 注意指令数目发生了改变

中央处理器

1

C

2

硬布线要考虑不同操作所需周期设计逻辑电路,所以时序系统更复杂,微程序控制器只要照节拍执行 ,B

3

B,D 

4

 公共取指程序+中断程序+101种机器指令至少103种,C

 

 uPC只是微程序的程序计数器,CPU周期是机器周期,是执行操作的时间,通常为存取周期,C

6

 状态寄存器通常用于执行部件,用于存储计数状态等,B

7

每类分别对应3,2,4,3,3位,所以总共有15位 

8

 9

C,故障类异常由于断点在异常处,所以可能要先计算PC值再进行下一条指令 

10

 

 D,太绝对,因为如果异常是转移指令,则跳转对应指令继续执行

11

 B,首先得是异常,DMA只是调用总线,不影响指令的执行

12

13

 

 14

15

 

C,旁路解决数据冒险 ,D中可能有条件转移下的命令,所以先不执行

16

17

18

19

 ​​

20

 21

 22

因为需要取反,所以有1,0000011,得到1,1111101即B

23

B,BCD码要4个4个看,所以是29,最小

24 

25

26

27

 注意是补码,C

28

存储系统 

1

 若为按字寻址,先将字长转化为位数。然后利用存储容量=存储位数*字长解决。

注意这里用半字!!!

2

 

相联存储器是根据存储的地址和内容进行检索,所以成本高

3

 注意至少是要比求得的值大的。

4

DMA是不用CPU,直接将数据的地址空间复制到另外的地址空间,所以等于存取周期。D 

 

如果是间址或直接跳转,由于PC已经指向了下一条指令的地址,所以直接用需要的地址覆盖PC的地址即可。所以总是从PC取出 A

8

 取指操作不需要控制器控制,B 

9

机器周期是每步执行的时间,所以可变,从而指令周期也可变 ,D

10

 指令字长若为存储字长的2倍,则要访存两次,取指周期是机器周期的2倍;若指令字长等于存储字长,则取指周期等于机器周期。指令字长和机器字长没有关系。为了硬件设计方便,指令字长通常取存储字长的整数倍,不一定等于。A

11

 地址线:10位,数据线8位,读写控制线1/2根,片选线1根,共20或21根线,A

地址线:10/2=5位,数据线8位,读写控制线2根,行/列选线2根,共17根线,B 

 12

四体并行低位交叉存储器在200ns内,可以读取4个字,即4*32=128位二进制信息B 

13 

工作中刷新内容并不会改变内容,每隔一段时间,会把原存内容重新写一遍,但是不需要将内容取出来再存进去花费2个时钟周期,只需要经过ram上的一个刷新放大器,边读出来边存进去,所以只需要一个存储周期。

14

 

观察图片知道到第5个r就可以重新读第一个模块,所以

(1)连续读6个字在3/2T处就可以读完,但是为了避免冲突,所以还要等1/2T个周期才能读M1。读最后一个周期T+5/4T时,前面总时间(80-1)*(T+4*1/4T)=158

则共160.25T 

(2)连续读8个字刚好只用2T时间,最后一个周期T+7/4T=2.75T,前面总时间(60-1)*2T=118T,则共120.75T

所以比值为4:3C  

 15

局部性原理是指CPU访问存储器时,无论是存取指令还是存取数据,所访问的存储单元都趋于聚集在一个较小的连续区域中。

 高位多体交叉存储器单个存储器内连续编址,紧邻或刚被访问的单元不会很快再次被访问。而低位多体则满足。

高位四体交叉存储器有可能连续访问4个模块,双端口有2个独立输入输出,可以同时访问同一区间、同一单元,如果访问地址码相同,只要是读操作不会发生冲突。

16 

 64K/16K=4个,所以有4个芯片,所以最小地址为00,01,10,11

而BFFFH的最低2位为11,所以是3,D

17 

 x的最低2位是10H,所以最小地址是2,又double型有8个字节,所以要3个周期,C

18 

2) 

19

 

 20

 

 21 

22

 只需要位扩展就可以了,因为8K*32=32KB,A

23

 

 4K地址对应12根地址线,则只需A4~A15作为地址线,A2A3作为片选信号,A

24

32K对应15根地址线,所以片选111时对应地址范围为11 1000 0000 0000 0000 =38000H ~ 11 1111 1111 1111 1111=3FFFFH,C

25

 译码逻辑是:

 所以只有D输出高位信号不正确。

26

片选信号只有2位,地址线总共有13根,则地址分成4份有

00 000 00 - 00 111 FF, 01 000 00 - 01 111 FF, 10 000 00 - 10 111 FF, 11 000 00 - 11 111 FF即0000H-07FFH,0800H- 0EFFH,1000H-17FFH,1800H-1FFFH,所以0B1FH是在第二部分,所以最小地址是0800H,D 

 27

考虑到可能要扩容,所以 MAR地址寄存器要能够访问整块内存空间,所以需要64MB=2^(26)即26位,D

 28

 ROM内存是2000H=8KB,所以RAM内存是56KB,所以需要容量为4KB的芯片14片,C

29

 400000=4M,注意这里按字编址,所以需要容量为4M*32bit,所以则需要512K*32的芯片8片,又位拓展8*4=32片

 30

RAID技术是将独立磁盘合并成一个盘,只能提高访存效率和容错率,不能提高磁记录密度和磁盘利用率,B。 

31

 访问扇区时间=平均寻道时间+平均寻扇区时间+扫描扇区时间+控制器延时时间,所以转一圈用时为1/10000/60s=6ms,平均寻扇区时间约为3ms,扫描扇区时间为4KB/20MB/s=0.195ns,所以访问一个扇区平均存取时间为8+3+0.195+0.2=9.395=9.4ms,B

 32

 访问扇区时间=平均寻道时间+平均寻扇区时间+扫描扇区时间,所以转一圈用时为1/120s=8.3ms,

平均寻扇区时间约为4.15ms,扫描扇区时间为8.3/1000=8.3us,所以访问一个扇区平均存取时间为8+4.15+0.0083=12.15=12.2ms,B

33

34

 

35

 

 直接映射地址=标记+行号+行内字地址,按字节编址,则高位为t位标记项,低位直接取了主存地址。由于行位有10位,每行内地址又占了4位,所以直接取主地址的低14位即可,C

36

直接映射地址=区地址+行号+块内地址

由于主存是cache容量的4096倍,所以区地址需要12位,再加一位有效位

由于地址映射表大小=标记项位数*cache块数=13*64bit,数据区=cache块大小*8bit,D 

37

 

块内地址4位,一共有128KB/(16B*8)=2^10 即10位,所以4*7-14=14位,高14位即为标记字段,C

38

B由于cache和主存是包含关系,所以容量即为主存容量

39

10,cpu在访问存储系统时先给出物理地址确定是否在cache中 

 40

 64B,只需要一个总线事务,所以1+8+8=17个时钟周期

41 

 41

19,D指令中取指和取数可以分开,避免流水线资源冲突

20,由于块大小16B,所以可以装下4个数据,所以读cache时只有第一次没命中,剩下3次都命中了;写cache时,4次都命中了,所以每8次1次没有命中,所以缺失率12.5%

21,时间局部性指同一指令以后还会用到,空间局部性指要访存的空间相邻,可知该程序均有

22,块内地址5位,行号10位,所以tag位32-15=17位,脏位和有效位各1位,所以行位数至少位32*8+17+1+1=275位

42

 时间局部性指同一指令近期被再次使用,空间局部性指近期使用的数据被再次使用,A说明的比较全面,对主存的数据访问并不均匀

43

 D页式采用页进行交互,段页式先分段再分页,所以基本单位是页

44

程序包括取数、运算和写回,取数可能只需cache,写直达要访存,故访存1次

45

 

 D缺页处理后要回到缺页的指令处继续执行

  • 2
    点赞
  • 33
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值