简单周期CPU的Verliog代码的实现和通过在proteus上进行C51仿真LED流水灯实验

最新推荐文章于 2024-06-05 11:41:54 发布
最新推荐文章于 2024-06-05 11:41:54 发布
阅读量1.4k 收藏 36
点赞数 21
文章标签： proteus fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_71979946/article/details/135394177
版权

简单周期CPU的Verliog代码的实现和通过在proteus上进行C51仿真LED流水灯实验

@[toc]（目录）

一.简单周期CPU的Verliog代码的实现

1.概述

本文所设计的单周期CPU的指令系统采用类似MIPS的设计风格，包括以下四类指令：

(1) 运算类指令；

(2) 传送类指令；

(3) 存储类指令；

(4) 控制类指令；

其中，所有指令的操作码部分用4位二进制表示，寄存器编号用3位二进制表示。在下述的具体设计表示中，以助记符表示的是汇编指令；以代码表示的则是二进制机器指令。

2.整体框架设计

本文所设计的单周期CPU的整体框架主要包括七部分：程序计数器、指令寄存器、寄存器组、算术逻辑单元、数据存储器、控制单元和顶层模块。具体框架如下：
在这里插入图片描述

3.具体实现

程序计数器

代码如下：

module PC(    
    input clk,    
    input [15:0] PCin,    
    input PCWre,    
    input Reset,    
    output reg [15:0] PCout    
);    
      
    initial begin    
        PCout <= 0;   
    end  
        
    always@(posedge clk) begin    
        if(Reset == 0) begin    
            PCout <= 0;    
        end    
        else if(PCWre == 0) begin    
            PCout <= PCout;    
        end    
        else begin    
            PCout <= PCin;    
        end    
    end  
        
endmodule
指令存储器

代码如下：

module InsMemory(    
    input InsMemRW,    
    input [15:0] address,    
    output reg [15:0] DataOut    
);    
 
    reg [7:0] mem [0:127];   
 
    initial begin    
        DataOut = 16'b1111000000000000;  
        $readmemb("Instructions.txt", mem);      
    end   
      
    always@(*) begin   
        DataOut[15:8] <= mem[address];    
        DataOut[7:0] <= mem[address+1];  
    end   
       
endmodule
寄存器组

代码如下：

module RegFile(    
    input CLK,    
    input RST,    
    input RegWre,    
    input [2:0] ReadReg1,    
    input [2:0] ReadReg2,    
    input [2:0] WriteReg,    
    input [15:0] WriteData,    
    output [15:0] ReadData1,    
    output [15:0] ReadData2    
);    
  
    reg [15:0] regFile[0:7];  
       
    integer i;    
      
    assign ReadData1 = regFile[ReadReg1];   
    assign ReadData2 = regFile[ReadReg2];  
        
    always @ (negedge CLK) begin    
        if (RST == 0) begin    
            for(i=1;i<8;i=i+1)    
                regFile[i] <= 0;    
        end    
        else if(RegWre == 1 && WriteReg != 0) begin    
            regFile[WriteReg] <= WriteData;    
        end    
    end    
            
endmodule
算数逻辑单元

代码如下：

module ALU(    
    input [2:0] ALUopcode,    
    input [15:0] rega,    
    input [15:0] regb,    
    output reg [15:0] result,    
    output zero,    
    output sign    
);    
  
    assign zero = (result==0)?1:0;    
    assign sign = result[15];    
      
    always @( ALUopcode or rega or regb ) begin    
        case (ALUopcode)    
            3'b000 : result = rega + regb;    
            3'b001 : result = rega - regb;    
            3'b010 : result = regb << rega;    
            3'b011 : result = rega | regb;    
            3'b100 : result = rega & regb;    
            3'b101 : result = (rega < regb)?1:0;     
            3'b110 : begin    
                if (rega<regb &&(( rega[15] == 0 && regb[15]==0) ||    
                (rega[15] == 1 && regb[15]==1))) result = 1;    
                else if (rega[15] == 0 && regb[15]==1) result = 0;    
                else if ( rega[15] == 1 && regb[15]==0) result = 1;    
                else result = 0;    
            end    
            3'b111 : result = regb;    
        endcase    
    end   
       
endmodule
数据存储器

代码如下：

module DataMemory(    
    input clk,    
    input [15:0] address,    
    input RD,    
    input WR,    
    input [15:0] DataIn,    
    output [15:0] DataOut    
);    
    
    reg [7:0] ram[0:127];  
        
    integer i;    
      
    initial begin;    
        for(i=0;i<128;i=i+1)    
            ram[i]<=0;    
    end    
       
    assign DataOut[7:0] = (RD == 0)? ram[address+1]:8'bz;    
    assign DataOut[15:8] = (RD == 0)? ram[address]:8'bz;    
   
    always@(negedge clk) begin    
        if(WR == 0) begin    
            if(address>=0 && address<128) begin    
                ram[address] <= DataIn[15:8];    
                ram[address+1] <= DataIn[7:0];     
            end    
        end    
    end  
        
endmodule
控制单元

代码如下：

module ControlUnit(    
    input [3:0] opcode,    
    input zero,    
    input sign,    
    output reg PCWre,    
    output reg ALUSrcA,    
    output reg ALUSrcB,    
    output reg DBDataSrc,    
    output reg RegWre,    
    output reg InsMemRW,    
    output reg RD,    
    output reg WR,    
    output reg RegDst,    
    output reg ExtSel,    
    output reg [1:0] PCSrc,    
    output reg [2:0] ALUOp    
);    
  
    initial begin    
        RD = 1;    
        WR = 1;    
        RegWre = 0;   
        PCWre = 0;   
        InsMemRW = 1;    
    end   
       
    always@ (opcode) begin    
        case(opcode)     
            4'b0000:begin // add    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 0;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 1;    
                ALUOp = 3'b000;    
            end    
            4'b0001:begin //addi    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 1;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 0;    
                ExtSel = 1;    
                ALUOp = 3'b000;    
            end    
            4'b0010:begin //sub    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 0;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 1;    
                ALUOp = 3'b001;    
            end  
            4'b0011:begin // or    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 0;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 1;    
                ALUOp = 3'b011;    
            end     
            4'b0100:begin // ori    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 1;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 0;    
                ExtSel = 0;    
                ALUOp = 3'b011;    
            end    
            4'b0101:begin //and    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 0;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 1;    
                ALUOp = 3'b100;    
            end    
            4'b0110:begin //sll    
                PCWre = 1;    
                ALUSrcA = 1;    
                ALUSrcB = 0;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 1;    
                ALUOp = 3'b010;    
            end    
            4'b0111:begin //slt    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 0;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 1;    
                ALUOp = 3'b110;    
            end  
            4'b1000:begin //mov    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 0;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 1;    
                ExtSel = 1;    
                ALUOp = 3'b111;    
            end  
            4'b1001:begin //movi    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 1;    
                DBDataSrc = 0;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                RegDst = 0;    
                ExtSel = 1;    
                ALUOp = 3'b111;    
            end      
            4'b1010:begin //sw    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 1;    
                RegWre = 0;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 0;    
                ExtSel =1;    
                ALUOp = 3'b000;    
            end    
            4'b1011:begin //lw    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 1;    
                DBDataSrc = 1;    
                RegWre = 1;    
                InsMemRW = 1;    
                RD = 0;    
                WR = 1;    
                RegDst = 0;    
                ExtSel = 1;    
                ALUOp = 3'b000;    
            end   
            4'b1100:begin //beq    
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 0;    
                RegWre = 0;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                ExtSel = 1;    
                ALUOp = 3'b001;    
            end    
            4'b1101:begin  //bgtz  
                PCWre = 1;    
                ALUSrcA = 0;    
                ALUSrcB = 0;    
                RegWre = 0;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                ExtSel = 1;    
                ALUOp = 3'b001;    
            end    
            4'b1110:begin //j    
                PCWre = 1;    
                RegWre = 0;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
                ALUOp = 3'b010;    
            end    
            4'b1111:begin //halt    
                PCWre = 0;    
                RegWre = 0;    
                InsMemRW = 1;    
                RD = 1;    
                WR = 1;    
            end    
            default:begin    
                RD = 1;    
                WR = 1;    
                RegWre = 0;    
                InsMemRW = 0;    
            end    
        endcase    
    end   
       
    always@(opcode or zero or sign) begin    
        if(opcode == 4'b1110) // j    
            PCSrc = 2'b10;    
        else if(opcode == 4'b1100) begin  
            if(zero == 1)  
                PCSrc = 2'b01;  
            else  
                PCSrc = 2'b00;  
        end  
        else if(opcode == 4'b1101) begin  
            if(zero == 0 && sign == 0)    
                PCSrc = 2'b01;    
            else    
                PCSrc = 2'b00;  
        end    
        else begin    
            PCSrc = 2'b00;    
        end    
    end   
       
endmodule

顶层模块实现

在这里插入图片描述

二.通过在proteus上进行C51仿真LED流水灯实验

1.建立项目

在完成安装后，进行项目的配置，配置时需注意一定要使用AT89C51作为芯片。

在这里插入图片描述

2.进行线路连接

1）首先进入原理图绘制界面，进行原理图设计，
先点击上方的原理图设计，在点击P，在界面中搜索AT89C51，找到其芯片，并按照相同的方式，找到LED-YELLOW（流水灯）和RES（电阻）。

在这里插入图片描述

  1. 再将芯片和8个流水灯放入设计界面，

    在这里插入图片描述

3）再放入8个电阻并将其连线，

在这里插入图片描述

4)依次为他们编号并将电阻的值改为300，让流水灯更亮，

在这里插入图片描述

5)最后加入电源，并将名称改为VCC，

在这里插入图片描述

二.完成程序的编写

1.创建项目

在新建项目时，一定要选择AT89C51芯片，

在这里插入图片描述

2.进行程序编写

1）主要程序如下：

//51单片机编程常用的头文件
	#include <reg51.h>
	#include <intrins.h>
	//延迟函数
	void delay_ms(int a)
	{
		int i,j;
		for(i=0;i<a;i++)
		{
			for(j=0;j<1000;j++) _nop_();
	
		}
	}
	
	void main(void)
	{
		while(1)
		{
			P0=0xfe;
			delay_ms(50);
			P0=0xfd;
			delay_ms(50);
			P0=0xfb;
			delay_ms(50);
			P0=0xf7;
			delay_ms(50);
			P0=0xef;
			delay_ms(50);
			P0=0xdf;
			delay_ms(50);
			P0=0xbf;
			delay_ms(50);
			P0=0x7f;
			delay_ms(50);
		}
	}

2）点击保存，并在命名的同时加上.c的后缀来表明这是一个c程序，

3)再右键点击Source Group1 并选择将这个文件添加到Source Group1,

在这里插入图片描述

4)再选择刚刚保存的文件，然后点击添加，

5)点击上方的options for target按钮，点击窗口里的output，选上 create hex file ，

在这里插入图片描述

6)最后进行编译，

在这里插入图片描述

三.开始进行仿真

1）双击AT89C51芯片，在program file处查找到刚才创造的hex文件，

在这里插入图片描述

2）点击运行，

在这里插入图片描述

四.总结

这次对于AT89C51芯片流水灯的仿真实验，让我对开发的大概流程和大致原理有了一定的了解，为接下来的学习打下了基础。

SwordFish_129
关注
  • 21
    点赞
  • 踩
  • 36
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
verilog实现用两个按键分别控制四位宽的led流水灯的流向和流速
走向CTO的路上...
07-16 1281
你可以根据需要修改模块的输入和输出端口，并调整按键控制 LED 流水灯的流向和流速的逻辑。会自增 1，从而控制 LED 流水灯的流速。到达 4 时，LED 流水灯的方向会翻转，并重新计数。在这个 Verilog 模块中，我们使用了一个计数器。会取反，从而控制 LED 流水灯的流向。的值为 0，则 LED 流水灯正向流动；来控制 LED 流水灯的流速和流向。最后，我们将 LED 流水灯的四位宽输出到。的值为 1，则 LED 流水灯反向流动。和一个控制流向的信号。
FPGA 学习笔记：Verilog 实现LED流水灯控制
坚韧与专注
08-27 4376
FPGA 学习笔记：Verilog 实现LED流水灯控制
Verilog流水灯实验报告
05-09
Verilog流水灯实验报告
简单周期CPU的Verliog代码的实现、通过在proteus上进行C51仿真LED流水灯实验
2303_76714049的博客
01-05 1872
中央处理器，即CPU，作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元。在CPU内部，电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
【FPGA】用Verilog语言实现流水灯实验
lzh1415926的博客
04-20 1万+
目录一、模块框图二、波形图1、时钟与复位信号2、计数器3、脉冲信号4、输出信号5、理想结果三、代码部分1、Verilog代码(1)法1：拼接运算符(2)法2：移位运算符，再取反2、tb仿真代码四、仿真波形 一、模块框图 包含两个输入信号：系统时钟（sys_clk）以及复位信号（sys_rst_n）。 一个输出信号：led_out (因有4个led灯组成流水灯，故位宽为4，每一个比特位控制一个led灯) 二、波形图 1、时钟与复位信号 2、计数器 因每一个流水灯点亮的时间为0.5s，板子频率为50Mh
Verilog 实现流水灯
热门推荐
adolphwang_909086的博客
04-19 2万+
Verilog基础实验，流水灯设计
Vivado 下 LED 流水灯实验
yishuihanq的博客
05-18 5326
通过LED流水灯实验，介绍使用vivado软件开发 Xinlinx 黑金 FPGA 开发板（AX7A035 开发板、AX7A100 开发板、AX7A200 开发板）的基本流程，器件选择、设置、代码编写、编译、分配管脚、下载、程序FLASH固化、擦除等；同时也检验板上LED灯是否正常。
FPGA学习笔记：verilog基础代码与modelsim仿真(五)——流水灯
qq_52899124的博客
12-25 1163
流水灯
基于Verilog的简易单周期CPU的实现+实验报告.zip
08-09
基于Verilog的简易单周期CPU的实现+实验报告.zip 该资源内项目代码都是经过测试运行成功，功能ok的情况下才上传的，请放心下载使用！ 本项目适合计算机相关专业(如计科、人工智能、通信工程、自动化、电子信息等)的...
单周期CPU verilog设计代码和仿真代码
12-28
单周期CPU的设计，使用结构级语句与描述级语句构建寄存器堆、ALU、CONUNIT等模块，支持12条指令：add、sub、j、bne、bnq等
支持异常和中断的CPU verilog设计和仿真代码
12-28
支持异常和中断的MIPS单周期CPU、添加cause、epc、status寄存器。支持算术溢出异常和非嵌套中断。支持mtc0、mfc0、eret指令
基于Verilog HDL在Minisys开发板实现支持miniRV-1指令集的单周期和流水CPU设计+实验报告.zip
05-31
1指令集的24条指令的单周期和流水CPU设计+实验报告.zip基于Verilog HDL在Minisys开发板实现支持miniRV-1指令集的24条指令的单周期和流水CPU设计+实验报告.zip基于Verilog HDL在Minisys开发板实现支持miniRV-1指令集...
SmartEDA VS Multisim/Proteus：电子设计江湖，谁主沉浮？
最新发布
足智多谋GGY的博客
06-05 1091
Multisim以其精确的仿真结果和强大的分析能力著称，是工程师们进行电路分析和设计的得力助手。Proteus则以其丰富的元件库和强大的PCB设计功能闻名，是电子设计领域不可或缺的工具。在电子设计的江湖里，SmartEDA、Multisim和Proteus无疑是几大门派，各自拥有独特的武功秘籍和门派特色。在这场江湖风云中，我们可以看到电子设计软件的发展趋势和未来方向。未来的电子设计软件将更加注重用户体验和仿真精度，同时还将加强与物联网、人工智能等新兴技术的融合，为电子设计领域带来更多的创新和发展机遇。
Proteus 安装报错There is a problem with this Windows lnstaller package
weixin_52733843的博客
05-30 848
Proteus 安装常见问题1.安装秘钥(许可证)的时候报错报错信息如下所示：这个是部分电脑用户名带中文字符导致的，具体解决方法：1.1下载proteus7.8版本，使用proteus7.8版本的秘钥(即许可证)。proteus7.8版本下载链接。
【xilinx】vivado中的xpm_cdc_gray.tcl的用途
sqqwm的专栏
05-31 783
【xilinx】vivado中的xpm_cdc_gray.tcl的用途
FPGA DMA IP核使用指南
weixin_66634995的博客
05-30 1206
数据传输：支持从源地址到目标地址的数据传输。中断管理：提供中断信号，便于CPU处理传输完成事件。传输控制：支持传输大小、方向和暂停/恢复控制。
FPGA新起点V1开发板（七-语法篇）——程序框架+高级语法（选择性做笔记）
一个电子信息嵌入式的学习笔记
05-30 298
FPGA新起点V1开发板（七-语法篇）——程序框架+高级语法（选择性做笔记）
基于PCIE X16总线架构的4路QSFP28 100G光纤通道适配器（可实现100%国产化）
beijingqingyikeji的博客
06-03 442
PCIE736是一款基于PCIE总线架构的4路QSFP28 100G光纤通道适配器。
FPGA-ARM架构与分类
bingbang0703的博客
05-28 403
ARM架构，曾称进阶精简指令集机器（Advanced RISC Machine）更早称作Acorn RISC Machine，是一个32位精简指令集（RISC）处理器架构。
verilog实现led流水灯设计
11-06
Verilog是一种硬件描述语言，可用于实现数字逻辑电路。要实现LED流水灯设计，首先需要定义输入和输出端口。 在Verilog中，输入端口用`input`关键字定义，输出端口用`output`关键字定义。对于LED流水灯设计，我们需要一个输入端口来控制LED的流动速度，一个输出端口用来连接LED灯。 ```verilog module LED_Flash( input clk, // 输入端口，时钟信号 output reg [7:0] led // 输出端口，用来控制LED灯 ); // 定义内部变量 reg [2:0] counter; // 计数器，用来控制LED灯的流动速度 always @(posedge clk) begin if(counter == 3'd7) // 计数器达到最大值时，重置为0 counter <= 3'd0; else counter <= counter + 1; end always @(posedge clk) begin case(counter) // 根据计数器的值选择输出 3'd0: led <= 8'b00000001; 3'd1: led <= 8'b00000010; 3'd2: led <= 8'b00000100; 3'd3: led <= 8'b00001000; 3'd4: led <= 8'b00010000; 3'd5: led <= 8'b00100000; 3'd6: led <= 8'b01000000; 3'd7: led <= 8'b10000000; default: led <= 8'b00000000; endcase end endmodule ``` 在上面的代码中，我们使用一个3位宽的计数器来控制LED灯的流动速度。当计数器达到最大值时，重置为0，并通过`case`语句选择输出。 LED灯的流动速度可以通过改变时钟信号的频率来调节。在实际电路中，需要将`clk`端口连接到适当的外部时钟源上。 以上就是使用Verilog实现LED流水灯设计的代码。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值