![](https://img-blog.csdnimg.cn/20201014180756922.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
qr_ljj
把今天的遥不可及变成明天的胜利在握
与其用泪水悔恨昨天,不如用汗水拼搏今天
展开
-
FPGA-Verilog多功能数字时钟
一.数字时钟设计1.硬件资源:共阴极数码管一块,FPGA开发板一块(EP4CE40F23C8);2. 开发板资源:3颗独立按键,数码管接口;3. 功能设计:三种功能:a.时钟功能;b.校时功能;4. 按键功能设计:按键调整数字时钟分钟显示;1.数字时钟顶层模块RTL视图1) 说明:这个为数字时钟的顶层模块,按键消抖模块xd,计数模块分秒CNT59,时CNT24,数码管显示sz,时间模块div;2)...原创 2018-05-13 12:02:33 · 45440 阅读 · 31 评论 -
FPGA——UART Verilog程序设计
通用异步收发器(Universal Asynchronous Receiver/Transmitter,UART)可以和各种标准串行接口,如RS 232和RS 485等进行全双工异步通信,具有传输距离远、成本低、可靠性高等优点。一般UART由专用芯片如8250,16450来实现,但专用芯片引脚都较多,内含许多辅助功能,在实际使用时往往只需要用到UART的基本功能,使用专用芯片会造成资源浪费和成本提...原创 2018-06-12 21:10:01 · 26815 阅读 · 6 评论 -
FPGA——UART Verilog程序设计 (二)
FPGA到PC的UART tx的程序设计顶层设计module top( CLK,RSTn, TX_Pin_Out);input CLK;input RSTn;output TX_Pin_Out;wire[7:0] TX_Data;wire TX_EN_Sig;control_module m1(.CLK(CLK),.RSTn(RSTn),.TX_Done_Sig(TX_...原创 2018-06-13 20:12:24 · 2019 阅读 · 0 评论 -
FPGA---DDS 正弦波发生器
DDS简介:DDS 同 DSP(数字信号处理)一样,是一项关键的数字化技术。 DDS 是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写。与传统的频率合成器相比,DDS 具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。DDS 芯片的功能主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部...原创 2018-07-19 14:46:02 · 8649 阅读 · 6 评论 -
AD9516-1时钟芯片配置
特性:VCO频率范围:1750Mhz~2250Mhz,6对LVPECL(最大输出频率1.6Ghz)输出和4对LVDS输出(800Mhz)。内部结构: 如下图所示,常用引脚说明:REF1:参考输入1,REF2:参考输入2,REF_SEL:选择是参考输入1或者参考输入2LF:环路滤波器输出,使用内部VCO时使用CLK:外部VCO输入SYNC:同步输入...原创 2018-08-30 09:50:27 · 9382 阅读 · 6 评论