FPGA
Rainly'
这个作者很懒,什么都没留下…
展开
-
vivado 用户自定义IP
通过已有项目或者文件构建自定义IP·打开已有工程;·设置IP选项在左侧Flow Navigator中选择Setting;打开IP->Packager页签;修改Libray为ucLib;修改Category为:/UcLib;上述两个也可以不修改·点击如下·选择打包当前工程·修改IP生成的地址可以自定义IP地址也可以用默认地址,如果自定义地址IP...原创 2019-10-24 14:19:08 · 1898 阅读 · 0 评论 -
vivado XADC使用说明
温度:电压寄存器程序可以例化XADC IP,设置模式; 通过读取0通道可以获取温度code,然后根据文档如下:然后根据温度转换公式进行温度转换输出;...原创 2019-10-24 14:16:08 · 5416 阅读 · 1 评论 -
vivado 新建bd硬件平台(基于Microblaze搭建)
新建rtl工程打开vivado,左侧功能区选择Quick Start-->Create Project;选择RTL Project选择当前的器件:搭建硬件平台在左侧功能区中选择 IP INTEGRATOR-->CreateBlockDesign右侧窗口出现一个Diagram窗口屏幕剪辑的捕获时间: 2018/1/12, 9:...原创 2019-10-24 14:14:23 · 4008 阅读 · 1 评论 -
vivado xdc使用说明
一个工程内可以建立多个xdc文件,多个xdc文件可以进行排序,在Sources->Constrains中可以改变排列次序,靠前的xdc先加入到功能; 对于例化的IP核来说,每个IP都有自己单独的xdc,这些xdc优先级要高于用户自己建立的xdc文件,如果想改变优先级可以在xdc文件中加入PROCESSING_ORDER属性;PROCESSING_ORDER EARLY: ...原创 2019-10-24 14:12:11 · 3161 阅读 · 0 评论 -
vivado DEBUG使用说明
对应ISE套件中的chipscope,Vivado已经将逻辑分析仪嵌入到IDE中了,现在叫做vivadoDebug,根据文档UG908,debug功能可以在综合完成以后,通过set up debug加入需要监视的信号,这样做比较繁琐,可以通过如下方式将Debug放入到Vivado中:通过IP Catalog增加一个ila模块;probe0为监视的线的个数,可以多选一些,...原创 2019-10-24 14:07:25 · 4119 阅读 · 0 评论 -
vivado SPI bootloader引导程序创建
引言一般而言,Xilinx Microblaze会被用来在系统中做一些控制类和简单接口的辅助性工作,比如运行IIC、SPI、UART之类的低速接口驱动,对FPGA逻辑功能模块初始化配置及做些辅助计算等等。类程序的代码量普遍不大,常常在十几KB到几时KB之间,因此对存储的需求通常也不是太高,使用FPGA内部RAM资源便已经够用。那么,当Microblaze需要运行文件系统、USBHCD、网络协议...原创 2019-10-24 14:02:15 · 1707 阅读 · 3 评论 -
搭建Petalinux开发环境
安装petalinux工具包和配置工作环境;·xilinx官网下载petalinux-v2017.3-final-installer.run安装包,注意:版本必须和你vivado一致; ·下载ubuntu16.4,按照ug1144安装工具包; ·建立petalinux安装目录,注意安装目录的权限必须为755且安装不能用root用户安装; $mkdir -p /opt/pkg/petal...原创 2018-05-15 17:01:27 · 3320 阅读 · 1 评论