对应ISE套件中的chipscope,Vivado已经将逻辑分析仪嵌入到IDE中了,现在叫做vivadoDebug,根据文档UG908,debug功能可以在综合完成以后,通过set up debug加入需要监视的信号,这样做比较繁琐,可以通过如下方式将Debug放入到Vivado中:
通过IP Catalog增加一个ila模块;
probe0为监视的线的个数,可以多选一些,然后把用不到的线赋值为0;
例化一个ila模块,把需要的线赋值到probe0中,加入到顶层工程中,如下所示:
编译工程,生成bit文件;